当今的内存格局包括不同类型的内存，每一种内存都在存储数据并将它们来回馈送到电子系统的计算部分中发挥作用。在传统的计算机层次结构中，快速且更昂贵的有源存储器（静态随机存取存储器 (SRAM) 和动态 RAM (DRAM)）与更高延迟和更低成本的存储解决方案不同。

存储大量数据主要通过 NAND 闪存、硬盘驱动器 (HDD) 和磁带技术完成。虽然磁带存储仍然仅限于长期存档，但 HDD 和 NAND-Flash 用于在线和近线存储应用：它们都需要比磁带更频繁地访问，访问时间从微秒到几秒不等。NAND-Flash 在这两种存储类型中提供最低的延迟和功耗。这种非易失性存储器存在于所有主要的电子终端市场，例如智能手机、服务器、个人电脑、平板电脑和 USB 驱动器。

图1.当今主要内存技术及其应用领域的示意性概述，说明了延迟和生产力之间的权衡。

多年来，研究人员已经能够显著提高各种存储解决方案的比特密度，以跟上不断增长的需求。然而，几年来，HDD 技术一直未能跟随历史生产力趋势线。预计 NAND-Flash 技术也会出现类似的时间延迟。

3D-NAND-Flash 预计到 2029 年将达到高达 70Gbit/mm 2的存储密度，相对于历史密度扩展路线图，这将放缓大约四年。

NAND Flash的分类

NAND Flash全名为Flash Memory，属于非易失性存储设备(Non-volatile Memory Device)，基于浮栅(Floating Gate)晶体管设计，通过浮栅来锁存电荷，由于浮栅是电隔离的，所以即使在去除电压之后，到达栅极的电子也会被捕获。这就是闪存非易失性的原理所在。数据存储在这类设备中，即使断电也不会丢失。

根据不同的纳米技术，NAND Flash已经历了从SLC向MLC，再向TLC的过渡，正在向QLC迈进。NAND Flash凭借容量大、写入速度快等特点，广泛应用于eMMC/eMCP，U盘，SSD、汽车、物联网等领域。

SLC（英文全称(Single-Level Cell——SLC)即单层式储存

SLC技术特点是在浮置闸极与源极之中的氧化薄膜更薄，在写入数据时通过对浮置闸极的电荷加电压，然后透过源极，即可将所储存的电荷消除，通过这样的方式，便可储存1个信息单元，即1bit/cell，速度快寿命最长，价格贵（约MLC 3倍以上的价格），约10万次擦写寿命。

MLC（英文全称Multi-Level Cell——MLC)即多层式储存

英特尔（Intel）在1997年9月最先开发成功MLC，其作用是将两个单位的信息存入一个Floating Gate（闪存存储单元中存放电荷的部分），然后利用不同电位（Level）的电荷，通过内存储存的电压控制精准读写。

即2bit/cell，速度一般寿命一般，价格一般，约3000---1万次擦写寿命。MLC通过使用大量的电压等级，每个单元储存两位数据，数据密度比较大，可以一次储存4个以上的值，因此，MLC架构可以有比较好的储存密度。

TLC（英文全称Trinary-Level Cell）即三层式储存

TLC即3bit per cell，每个单元可以存放比MLC多1/2的数据，共八个充电值，即3bit/cell，也有Flash厂家叫8LC，所需访问时间更长，因此传输速度更慢。

TLC优势价格便宜，每百万字节生产成本是最低的，价格便宜，但是寿命短，只有约1000次擦写寿命。

QLC（英文全称Quadruple-Level Cell）四层存储单元

全称是Quad-Level Cell，四层式存储单元，即4bits/cell。QLC闪存颗粒拥有比TLC更高的存储密度，同时成本上相比TLC更低，优势就是可以将容量做的更大，成本压缩得更低，劣势就是寿命更短，理论擦写次数仅150次。

PS：每Cell单元存储数据越多，单位面积容量就越高，但同时导致不同电压状态越多，越难控制，所以导致颗粒稳定性越差，寿命低，各有利弊。

不难看出，四种类型的NAND闪存颗粒性能各有不同。SLC单位容量的成本相对于其他类型NAND闪存颗粒成本更高，但其数据保留时间更长、读取速度更快；QLC拥有更大的容量和更低的成本，但由于其可靠性低、寿命短等缺点，仍有待后续发展。

从生产成本、读写速度和使用寿命三方面来看，四类的排序都是：

SLC>MLC>TLC>QLC；

目前主流的解决方案为MLC与TLC。SLC主要针对军工，企业级应用，有着高速写入，低出错率，长耐久度特性。MLC主要针对消费级应用，容量高于SLC 2倍，低成本，适合USB闪盘，手机，数码相机等储存卡，如今也被大量用于消费级固态硬盘上。

而NAND闪存根据对应不同的空间结构来看，这四类技术可又分为2D结构和3D结构两大类，浮栅晶体管是主要用于2D FLASH，3D flash主要采用的是CT晶体管，浮栅是半导体，CT是绝缘体，二者在本质和原理上就有区别。

NAND Flash 2.0时代开启

在 NAND-Flash 扩展饱和后，我们预计不同的存储技术会共存，每种技术都会权衡大小、能耗、延迟和成本。正在研究存储的新概念，不是为了取代现有的存储解决方案，而是在延迟/生产力空间中补充它们。

想想 DNA 存储，针对低成本、超高密度但速度较慢的归档应用（例如保存（监视）视频、医疗和科学数据）或铁电存储技术，预计将在低延迟中找到自己的位置存储细分市场。所有这些存储器都将组织在不同的层级中，并将共同满足 >100 zettabyte 数据时代的存储需求。

在本文中，我们提出了两种新的基于液体的存储概念——胶体（colloidal）和电石存储器（electrolithic memory）——具有超高密度近线存储应用的潜力。例如，这些存储解决方案可以在几秒钟内使归档的“非活动”数据（例如电子邮件归档、图像和声音文件或其他大型文档）可供用户访问。从 2030 年开始，它们可能会在 HDD 和磁带之间找到自己的位置，每卷的位数要高得多，但比 3D-NAND-Flash 慢。

增加位密度需要新的方法来寻址存储单元

我们认为，以具有成本效益的方式进一步扩展传统固态存储器（如 SRAM、DRAM 或 3D-NAND-Flash）的位密度具有挑战性是有一个根本原因。在所有这些存储器中，存储单元被组织成二维或三维阵列，位于字线和位线的交叉点。每个单元至少由一个存储元件和一个访问设备组成。存取设备——通常是晶体管或二极管——将存储元件连接到至少两条线，用于选择、读取和写入存储单元。

缩放挑战与存储元件本身无关（单个分子大小的存储元件已被证明），而是与访问设备及其布线有关。

单元的尺寸至少为 2Fx2F (4F 2)，其中 F 是最小特征尺寸（例如，字线半间距），由用于图案化导线的（昂贵的）光刻步骤确定。这种每个存储元件都有一个访问设备的配置使得开发具有成本效益的高密度解决方案并在每个单元中存储多于几位（目前最多 4 位 NAND-Flash 单元）具有挑战性。

HDD 和磁带存储技术采用了不同的策略。在这里，显著较少数量的读/写访问设备连接到用作存储介质的较大未图案化区域。与 NAND 闪存相比，这导致更高的密度和更低的每比特成本。但也适用于更慢、更笨重和耗能的解决方案——因为读取头必须以机械方式定位在大面积上。

ReRAM：可提供高密度非易失性存储和高效存内计算

ReRAM多用于类脑计算，甚至成为了类脑计算的代名词。密歇根大学教授Wei D.Lu称，因为ReRAM可以自己执行学习和推理功能，所以ReRAM阵列应用在存内计算架构时很有潜力。ReRAM还支持双向数据流，而更大的神经网络使用具有平铺MPU架构的模块化系统来提高吞吐量。

去年，电子领域顶会IEDM（国际电子器件大会）汇集了有关推进各种内存类型的最新研究论文，很多人都致力于研究如何改进存内计算、人工智能、机器学习以及类脑计算。

美国密歇根大学至少十年前就已经开始开发ReRAM原型了。该大学电气工程和计算机科学系教授Wei D.Lu说道，ReRAM具有提供高密度非易失性存储以及高效存内计算的潜力，而且支持ReRAM的加速器能够突破冯·诺伊曼计算架构的瓶颈。教授Wei D.Lu在IEDM发言时概述了一些器件，讲了通过并行计算来处理大的AI模型，还谈到了边缘计算应用程序的功率、延迟和成本问题。ReRAM还能支持双向数据流，有更好促进存内计算的潜力。

目前，具备并行计算能力的CPU在内存方面仍会遇见问题。虽然GPU可以允许更快的内存访问，但教授Wei D.Lu称，需要一种从根本上提高吞吐量和计算效率的新计算架构。内存保护单元（MPU）可以显著提高并行性，还能将内存与逻辑放在一起，从而实现设备级计算并更好地促进存内计算。

颠覆性解决方案将密集的访问设备阵列耦合到容量存储介质

通过调和两全其美，可以找到新的方法来制造超高密度存储设备，其每比特成本可承受，运行速度比磁带快。

启用超高密度存储设备的一种有吸引力的方法是制作连接到存储介质的密集访问设备阵列。受生命科学进步的启发，这种存储介质可以是一种包含离子、分子或（纳米）粒子的液体，可以对其进行操作并以更大的体积移动到作为密集阵列一部分的访问设备。

这种方法将实现多位操作，每个位所需的访问设备、电线和光刻步骤显著减少。这种新方法的高密度潜力引起了工业界的兴趣，世界范围内正在研究几种基于液体的概念。

后NAND时代，这将成为未来存储的选择

图2.内存技术采用的三种不同类型的寻址

下面，我们提出了两个新的基于液体的概念，它们具有长期的近线存储潜力，目标是（亚）秒访问时间。在本文中，重点是它们的工作原理和第一个实验结果。更多细节在 IMW 2022 上进行了介绍，有关电石存储器的工作最近发表在 IEEE Transactions on Electron Devices 上。

Colloidal memory：操纵纳米粒子

imec 引入的第一个基于液体的记忆概念被称为胶体记忆（Colloidal memory）。

胶体记忆概念很好地展示了液体（例如，水）如何用作体积存储介质和溶解的纳米颗粒（胶体）作为数据符号的载体。

这个想法是使用（至少）两种类型的纳米颗粒（A 和 B）的胶体，这些纳米颗粒包含在储层中。该储存器连接到capillaries阵列，纳米颗粒可以插入其中。如纳米颗粒仅比capillaries的直径稍小，则可以保留颗粒（位）进入毛细管的顺序。正是在这个比特序列中，信息才能被编码。纳米颗粒可以通过位于每个capillaries入口处的电极选择性地诱导（和感测）。CMOS 外围电路控制电极阵列。

主要挑战之一涉及“写入”纳米颗粒的序列，换句话说，将颗粒选择性地吸引和插入capillaries中。Imec 研究人员正在从理论上和实验上探索使用频率相关介电泳作为写入机制的可行性。按照这种机制，跨电极产生的交变电场对纳米颗粒施加力。这种力是吸引力还是排斥力取决于粒子的类型和诱发电场的频率等。可以通过选择对所施加频率（吸引与排斥）响应不同的两个粒子来创建选择性写入过程。

胶体记忆技术处于研发探索阶段。第一组采用不同配置（包括叉指（interdigital）和棋盘排列阵列（checkboard arranged arrays））的 µm 尺寸电极的实验标志着第一个里程碑。利用介电泳（dielectrophoresis）效应，他们展示了从混合溶液中选择性提取聚苯乙烯纳米粒子的可行性。但所需的技术仍需要重大发展。正在进行进一步的研究以微调该概念并提供纳米级的第一个原理证明。

电石存储器：利用电化学

与胶体存储器一样，电石存储器也使用流体储存器和capillaries阵列。但在这种情况下，金属离子溶解在液体中，读写操作是通过更传统的电沉积和溶解技术来实现的。

更详细地，储液器包含其中溶解有（至少）两种金属离子（A和B）的流体。该储层连接到一系列capillaries（或孔）。工作电极（由惰性金属如钌 (Ru) 制成）位于每个毛细管的底部。储存器也与单个反电极接触。储液器、工作电极和公共反电极一起为每个capillaries形成一个电化学电池。密集的工作电极阵列连接到 CMOS 集成电路，用于单独寻址每个电极。

通过在capillaries内的工作电极上施加一定的电位，金属 A 的薄层可以沉积在电极上。金属 B 的行为相似，但沉积的起始电位不同——由其化学性质决定。

信息现在可以被编码在交替层的堆栈中，暗示着地层石（lithos）——因此是新记忆的名称。

我们现在可以想出几种方法来对信息进行编码。在一种可能的编码方案中，1nm 的金属 A 可用于编码二进制 0，而 2nm 厚的 A 层编码二进制 1。固定厚度（例如，0.5nm）的金属 B 层可用于描绘后续层实际上，假设 B 的起始电位高于 A，金属 B 层将与一定量的 A 合金化。可以通过反转电池电流和监测溶解电位来实现电石存储器的读取。

在使用毫米和微米尺寸电极的第一个概念验证中，可以成功地证明使用这些技术进行读写的可行性。例如，对于直径为 4µm 的电极，研究人员展示了两层 CoNi 的连续写入和读取，与三层 Cu 交替。实验还表明，微米大小的电极比大电极的写入/读取时间更短。

最终需要紧密间距的纳米级井(well)来实现足够高的位密度和响应时间。因此，imec 研究人员制造了第二代电石存储单元，旨在从广泛的平行纳米井阵列（直径 80-150 纳米，深 300 纳米）写入和读取信号。初步结果表明，溶解Cu/CoNi五层堆栈后获得的读取信号与写入（即沉积）操作很好地对应（见图3）。

后NAND时代，这将成为未来存储的选择

图3.（左）具有纳米孔和公共底部电极的第二代电石存储单元；（中）写入 Cu/CoNi 5 层堆栈的示意图，显示了三种不同的写入方案；（右）读取信号，清楚地显示了 CoNi 层在堆叠中的位置。例如，最先出现的峰对应于最近沉积的 CoNi 层。

展望

这些基于液体的新型存储器仍处于探索性研究阶段，其中电石存储器是最先进的。然而，工业界已经对这些概念表现出相当大的兴趣。

在 imec，我们设想从 2030 年开始在内存路线图中引入液态内存，届时 3D-NAND-Flash 的位密度缩放将开始饱和。

随着进一步扩展的努力，我们预计通过这些方法，位存储密度可以推向 1Tbit/mm 2范围，与 3D-NAND-Flash 相比，每 mm2的工艺成本更低。对于液态存储器而言，只有电极和capillaries的间距为 40nm，才能实现如此高的密度。此外，研究人员必须能够分别制造用于胶体和电石存储器的纵横比约为 400:1 和 165:1 的capillaries。这类似于制造未来 3D-NAND-Flash 产品所需的内存孔的纵横比，因此被认为是一个现实的目标。

要成为近线应用的可行存储解决方案，该技术还必须具有足够的响应时间、带宽（例如 20Gb/s）、循环耐久性（10 3写入/读取周期）、能耗（几 pJ 写入位）、和保留（超过 10 年）。这些评估将成为进一步研究的主题，建立在 imec 的 300 毫米液体记忆测试平台上，该平台具有不同配置的colloidal和electrolithic cells。

来源：半导体行业观察，芯存社007，芯东西