当今世界离不开信息产业（IT），信息产业离不开半导体集成电路（IC）芯片制造技术，即微电子技术。IC芯片制造工艺中最关键的就是光刻技术。也就是说：当今人类社会、整个世界的科技民生和未来都离不开微电子技术。自从1958年世界上出现第一块平面IC开始，在短短的60年中，光刻技术一次又一次突破分辨率极限，使得微电子技术以令世人震惊的速度突飞猛进地发展，创造了人间奇迹。

自光刻技术技术出现，集成电路（Integrated circuit，IC）体积跟随着摩尔定律不断缩小，到踏入5 纳米量产的今日，IC 可说足足缩小了百万倍！这成果并非一蹴可几，而是多年来半导体研发人员和工程师的心血累积。中央研究院111 年知识飨宴科普讲座，林本坚院士以「光刻技术缩IC 百万倍」为题，分享光刻技术一路走来，如何将半导体元件尺寸愈缩愈小、推向极限。

随着集成电路（IC）与半导体制程进展，智能手机、平板等3C 产品，体积愈来愈小，速度却愈来愈快，功能也愈来愈多、愈强大。这归根究柢，是因现在半导体技术把IC 愈做愈小，3C 产品可放入的元件数量愈来愈多，自然能做的事就更多，效率也增加了。

IC 愈做愈小的关键技术在于光刻技术（Optical Lithography）。光刻技术简单来说，就是制作元件时，将元件组成材料依所需位置「印」在半导体晶圆上的技术。能印出愈精细的图案，就能制作愈小的元件。

01

什么是光刻技术？

作为IC芯片制造工艺中最关键的光刻技术，起源于印刷技术中的照相制版术，是一种在半导体基片上运用平面加工的方式制造IC芯片的技术。随着光刻技术的迅速发展，特别是由于光学曝光分辨率增强技术的突破，光刻技术已经超越了微米级，现在特征尺寸已从微米尺度延伸到纳米尺度。

整个芯片制造过程中，需要几十道光刻工艺，每一道光刻工艺后面还跟着许多道各种各样的半导体IC平面加工工艺，每一道工艺又包含许多道工序，每一道工序还包含许多步骤，每一个步骤都不允许出错。就是其中看似最简单的基片表面处理和清洗步骤，也需要重复多次，其中一步出了问题，整个IC制造过程就全部报废。因此，要求每一步出问题的可能性都不得超过0.000001%。因为每一步都在原有的基础上进行，最终的成品率为每一步成功率的乘积，如果要经过两千多次步骤，即使每一步都能达到99%的成功率，那最后生产出来的成品率也只有0。

而在大生产中，即使通过几千次步骤的总成品率低过90%，这也都是亏本的。因此，在芯片制造技术中，好的设备很关键，尤其是需要高精度的光刻机。但有了好的工艺设备后，人才是最关键的。在芯片制造技术中，最难的在于如何建立一个能够齐心协力的敬业的团队，这需要整个公司上上下下所有人都是最敬业的。世界上没有任何一个人为制造出来的东西，可以像芯片这样要求百分之百精准度。

随着光刻技术的迅速发展，特别是由于光学曝光分辨率增强技术的突破，光刻技术已经超越了微米级，现在特征尺寸已从微米尺度延伸到纳米尺度，也即我们经常在书中或者报道中看到的“微光刻”一词。近年来，研究者已把微光刻概念拓展到后光刻范畴，如其他传统的和非传统的纳米成像技术及纳米图形化技术。

早年的说法，每个工艺节点对应的特征尺寸（可以理解为该工艺节点上能够加工的最细线条宽度）遵循摩尔定律，大体上每3年缩小至之前的70%。从1968年的微米级，逐渐缩小到0.35 μm、0.25 μm、0.18 μm、0.13 μm、90 nm、65 nm、45 nm、32 nm、22 nm、14 nm、10 nm，一直延伸到7 nm。由于10 nm以后特征尺寸的线条宽度逼近加工极限，在7 nm以下的工艺节点上的特征尺寸不是最细加工线条宽度，而是采用3D结构、立体栅结构、叠层栅结构、3D封装及新结构新材料等措施，以单位面积所含晶体管数折算出来的等效特征尺寸。IC芯片制造技术进入深化摩尔（More Moore）的时代和拓展摩尔（More than Moore）的时代。再往后，连等效摩尔（Equivalent Moore）定律也无能为力的情况下，超越摩尔定律、进入后摩尔时代（Post-Moore era）的IC芯片是否能够制造出来不得而知。

02

光刻设备

光刻设备，即在微光刻与微/纳米制造技术的光刻工艺中进行曝光成像设备的统称，也称光刻机与曝光机。

光刻机，最早源于半导体光刻工艺，是通过人工或者自动对准和曝光的操作，把光刻掩模版上的半导体器件或者IC的版图转移到基片表面光致抗蚀剂上的曝光设备，故也称掩模对准曝光机。广义地说，光掩模版制造的设备也归纳在光刻机范畴内。

随着微光刻技术的不断发展，光刻设备光源的波长不断缩短，由原来的e线、g线、h线、i线发展到远紫外、准分子激光、极紫外，X射线以及各种粒子束光源，如电子束、离子束。

光刻机经历了5代产品发展，每次改进和创新都显著提升了光刻机所能实现的最小工艺节点。

第一代为接触式光刻机。曝光方式为掩模版与半导体基片之间靠控制真空度实现紧密接触，使用光源分别为g线和i线。接触式光刻机由于掩模与光刻胶直接接触，所以易受污染，掩模版和基片容易受到损伤，掩模版寿命短。

第二代为接近式光刻机。曝光方式为掩模版与半导体基片之间为非紧密接触状态，掩模版不容易受到损伤，掩模版寿命长，但由于掩模版与基片之间有一定间隙，成像质量受到影响，分辨率下降。

第三代为扫描投影式光刻机。中间掩模版上的IC版图通过光学透镜成像在基片表面，有效地提高了成像质量，投影光学透镜可以是1∶1，但大多数采用精密缩小分步重复曝光的方式（如1∶10，1∶5，1∶4）。IC版图面积受限于光源面积和光学透镜成像面积。光学曝光分辨率增强技术的突破，把光刻技术推进到深亚微米及百纳米级。

第四代为步进式扫描投影光刻机。以扫描的方式实现曝光，采用193 nm的KrF准分子激光光源，分步重复曝光，将芯片的最小工艺节点提升一个台阶。实现了跨越式发展，将最小工艺推进至180~130 nm。

通过双工作台、沉浸式光刻等新型光刻技术的创新与发展，进一步提升第四代光刻机的工艺制造水平和生产效率。2001年开始采用双工作台系统，将测量、对准与光刻流程相分离，实现曝光与预对准同时进行，大幅提高了生产效率。浸没式光刻技术通过在光刻机投影物镜最后一个透镜下表面与硅片光刻胶之间充满高折射率的液体（如去离子水），进一步提高了光刻分辨率，打破光源波长瓶颈。使得浸没式光刻系统得以延续摩尔定律，成为极紫外光刻（EUVL）切入之前芯片生产能力最强的、最成熟的主流纳米光刻技术。

第五代为EUV光刻机。采用波长为13.5 nm的激光等离子体光源作为光刻曝光光源。即使其波长是193 nm的1/14，几乎逼近物理学、材料学以及精密制造的极限，将最小工艺节点推进至7 nm仍然面临着种种难题。

从2010年开始，研究者整整花了10年时间，达成了波长压缩到13 nm大功率激光等离子体光源、50多层纳米尺度反射层的反射透镜和反射掩模版、能够抵抗EUV破坏的掩模版及基片保护膜、EUV光刻胶及11个9（即99.999999999%）极高纯度硅基片材料的突破，于2019年推出了将产能提高到每小时处理175块晶片的EUV光刻机。

一台EUV光刻机重达180 t，需要40个集装箱运输，安装调试都要超过1年时间。荷兰阿斯麦尔公司（ASML）用于7 nm工艺的EUV光刻机共有10万个零件，其中90%的关键设备来自世界各国。ASML只负责整机设计与各模块集成，它离不开全球上、下游产业链5000多个供应商提供的用于生产光刻系统的材料、设备、零部件和工具的支撑。

03

下一代光刻技术

IC特征尺寸已越来越接近加工的极限和物理，在研发光学光刻分辨率增强技术的同时，也一直在开发研究新一代的光刻技术，下一代光刻技术大体上有如下几种：

1） 电子束投影光刻技术

2） 电子束投影无（数字）掩模光刻

3） 接近式电子光刻技术

4） 多头电子束光刻技术技术

5） 软X射线投影光刻技术

6） 离子束投影光刻技术和聚焦离子束成像技术

7） 纳米图形压印光刻技术

8） 其他创新的光刻技术

电子束光刻因其灵活性和设备价格优势，以及它本身不需要掩模，成为实验室条件下不可替代的高端掩模版制造设备和高端纳米结构芯片实验片的光刻设备。

除此之外，人们还把在显微成像技术的基础上开发的各种新颖的、非常规的纳米成像技术或者纳米加工技术归纳为未来可能应用于光刻的技术，如数字光刻、压印光刻、自组装技术、表面等离子光刻、接近式电子探针（或热探针）光刻等等。

04

光刻技术走到了十字路口

据ASML的首席技术官Martin van den Brink介绍，开发High-NA EUV技术的最大挑战是为EUV光学器件构建计量工具，配备的反射镜尺寸为此前产品的两倍，同时需要将其平整度控制在20皮米内。这种需要在一个“可以容纳半个公司”的真空容器中进行验证，其位于蔡司公司，这是ASML推进High-NA EUV技术的关键光学合作伙伴，是后来加入的。

目前ASML有序地执行其路线图，且进展顺利，在EUV之后是High-NA EUV技术，ASML正在为客户交付首台High-NA EUV光刻机做准备，大概会在明年某个时间点完成。虽然供应链问题仍可能打乱ASML的时间表，不过应该问题不大。High-NA EUV光刻机会比现有的EUV光刻机更为耗电，从1.5兆瓦增加到2兆瓦。主要原因是因为光源，High-NA使用了相同的光源需要额外0.5兆瓦，ASML还使用水冷铜线为其供电。

外界还想知道，High-NA EUV技术之后的继任者。ASML技术副总裁Jos Benschop在去年SPIE高级光刻会议上透露了可能的替代方案，即降低波长。不过这种方案需要解决一些问题，因为EUV反射镜反射光的效率很大程度上取决于入射角，而波长的降低会改变角度范围，使得透镜必须变得太大而无法补偿，这种现象也会随着数值孔径的增加而出现。

Martin van den Brink证实，ASML正在对此进行研究，不过个人而言，怀疑Hyper-NA将是最后一个NA，而且不一定能真正投入生产，这意味经过数十年的光刻技术创新，我们可能会走到当前半导体光刻技术之路的尽头。ASML进行Hyper-NA研究计划的主要目标是提出智能解决方案，使技术在成本和可制造性方面保持可控。

High-NA EUV系统将提供0.55数值孔径，与此前配备0.33数值孔径透镜的EUV系统相比，精度会有所提高，可以实现更高分辨率的图案化，以实现更小的晶体管特征。到了hyper-NA系统，会高于0.7，甚至达到0.75，理论上是可以做到的。

Martin van den Brink不希望制造更为庞大的“怪物”，预计hyper-NA可能是接下来半导体光刻技术发展会出现问题的地方，其制造和使用成本都会高得惊人。如果采用Hyper-NA技术的制造成本增长速度和目前High-NA EUV技术一样，那么经济层面几乎是不可行的。就目前而言，Martin van den Brink希望可以克服的是成本问题。

由于可能存在无法克服的成本限制，晶体管缩小速度正在放缓。多亏了系统集成的发展，继续开发新一代芯片仍然是值得的，这是个好消息。

文章来源： 光电汇OESHOW，超能网，祺芯半导体