时至今日，芯片制程工艺已经发展到3纳米了，再往下发展基本上到物理极限了。

起初，制程工艺都是以晶体管栅极长度来命名的，比如栅极长度是90纳米，那就命名为90纳米制程工艺。后来，随着技术进步越来越慢，有些代工厂商开始不按套路出牌，在命名规则上开始放水，紧接着，其他代工厂商也被迫跟着放水。因此，现在所谓的5纳米芯片制程工艺实际上晶体管栅极长度远大于5纳米。例如三星14纳米制程工艺的晶体管栅极长度相当于标准30纳米，台积电16纳米制程工艺相当于标准33纳米，而英特尔14纳米制程工艺则相当于24纳米。

从2020年初开始，全球半导体先进制程之战火花四射。从华为和苹果打响7nm旗舰手机芯片第一炮开始，7nm芯片产品已是百花齐放之势，5nm芯片也将在下半年正式首秀。这些逐渐缩小的芯片制程数字，正是全球电子产品整体性能不断进化的核心驱动力。

通往更先进制程的道路犹如攀登高峰，极高的技术难度和研发成本将大多数芯片选手拦在半山腰，目前全球唯有台积电、英特尔、三星还在向峰顶冲刺。

在集成电路光刻技术的发展阶段，所谓的物理极限其实就是光的波长限制，所以科学家们所做的工作主要是不断降低用于曝光的光线的波长。通过这种方法，不断提高光刻分辨率，分辨率高了，同样大小的硅晶圆上，可以生产更多的芯片。

那么，芯片发展的过去、现状和未来是怎样的呢？

芯片制程发展阶段：

2001年：芯片制程工艺是130nm。

2004年：90nm的元年。

2012年：制程工艺发展到22nm，此时联电、联发科、格芯等很多厂家可以达到22nm的半导体制程工艺。

2015年：芯片制成发展的一个分水岭，进入14nm时代。

2017年：步入10nm时代，英特尔停在了10nm，i5和i7处理器由于良率问题而迟迟无法交货。

2018年：7nm来临，英特尔至今无法突破，而美国另一家芯片代工巨头“格芯”，也是在7纳米处倒下的。

2019年：6nm开始量产。

2020年：制程开始进入5nm时代，进入更难的5nm，只有三星和台积电生存下来了。

2021年：台积电3nm制程风险量产。

2022年：台积电内部将2nm芯片提上日程。

5nm芯片的现状

苹果公司于2020年10月发布了“iPhone 12”系列，搭载的是采用5nm工艺的全球首个A14仿生芯片。这款SoC的晶体管数量达到118亿个，比A13多大约40%。同一时期，华为海思也发布了搭载5nm麒麟9000的Mate 40 Pro。

但是随着半导体技术逐渐接近物理瓶颈，晶体管尺寸的微缩越来越难。5nm的手机芯片的表现似乎并不尽人意，不仅在性能提升有限，功耗也面临“翻车”。

厂商为追求更低的成本，用更小面积的芯片承载更多的晶体管，看似是达成制程越先进、芯片性能越好、功耗越低。但实际情况更复杂，有的厂商通过增加核心、也有通过设计更复杂的电路，无论是增加核心还是设计更复杂的电路，都需要面对功耗激增的问题，两者之间又需要寻找新方法进行平衡。

另外，5nm芯片的成本极高。昂贵的设备和工艺成本，推动了芯片价格的上涨。这是无法避免的。正如2018年的时候，台积电官方表示，预计在5nm工艺上总共投资了250亿美元，其中5nm芯片设计成本将增至4.76亿美元。

也就是说，设计一款A14或者麒麟5nm芯片，总成本可能高达近5亿美元。

2nm已经开始研发

几十年来，半导体行业进步的背后存在着一条金科玉律，即摩尔定律。摩尔定律表明：每隔 18~24 个月，集成电路上可容纳的元器件数目便会增加一倍，芯片的性能也会随之翻一番。

然而，在摩尔定律放缓甚至失效的今天，全球几大半导体公司依旧在拼命厮杀，希望率先拿下制造工艺布局的制高点。台积电5nm已经量产，3nm预计2022年量产，2nm研发已经取得重大突破。

有别于3nm与5nm采用鳍式场效晶体管（FinFET）架构，台积电2nm改采全新的多桥通道场效晶体管（MBCFET）架构，研发进度超前。

根据台积电近年来整个先进制程的布局，业界估计，台积电2nm将在2023下半年推出，有助于其未来持续拿下苹果、辉达等大厂先进制程大单。

芯片制程的极限是几纳米?

我们都知道，摩尔定律为芯片产业的发展指明了道路和奋斗目标，芯片制程的演化，从微米、亚微米、深亚微米，到193nm、157nm、90nm，再到最近几年的12nm、7nm、4nm，都在按照摩尔定律演进。

但这一切总要有个头吧！芯片制程的物理和工程极限究竟在哪里？1nm是摩尔定律的尽头？

在FUTURE SUMMITS 2022大会上，世界上最先进的半导体研究公司IMEC（比利时微电子中心），在峰会上展示了最新的芯片制程路线图。

从路线图来看，要达到1nm制程，还得6年，而到了2036年，芯片制程可能会突破到0.2nm。

但是台积电近几年来的先进制程升级换代，从产品的实际表现来看，高昂的代价并没能完美实现预期中的效果。或许台积电现在很可能已经触碰到了资本投入和技术实现之间的一个瓶颈。

摩尔定律的效应逼近极限，从制程进步中获得芯片性能提升的难度和成本越来越高。这令3D封装等前沿封装技术成为提升复杂芯片性能的重要途径，封测行业未来有可能会往更加技术密集的方向转变。

1nm是摩尔定律的尽头？

在我们目前的认知中，芯片制程代表着芯片的性能和功耗。而厂商也往往以先进制程作为关键宣传点。一直以来，芯片的迭代进化被一个叫「摩尔定律」的预言控制着。它的提出者是英特尔公司的创始人之一戈登·摩尔。早在1965年，摩尔就预言：单位平方英寸上晶体管的数目每隔18～24个月就将翻一番。

后来人们发现无论是芯片的演化速度还是计算机的进步迭代，都和摩尔这个预言惊人地一致。比如我们今天说的芯片制程的演化，从微米、亚微米、深亚微米，到193nm、157nm、90nm，再到最近几年的12nm、7nm、4nm，都在按照摩尔57年前说的这段预言演进。

可以说，摩尔定律为芯片产业的发展指明了道路和奋斗目标。不过，摩尔定律一路走过来并不是没有受到挑战。

如今，随着5G、AI等技术的发展，我们迎来了一个数据洪流时代。但是摩尔定律本质上来说，是依据冯·诺依曼架构提出的，而该架构对于海量数据，尤其是不规则的海量数据处理，存在着先天短板。

因而，从这个方面来看，无论是摩尔定律，还是以x86为基础的冯·诺依曼架构，都会随着人类社会的发展以及数据量的不断攀升，最终失效。

实际上，早在2015年时，摩尔就预言，摩尔定律将在十年内走到尽头。也就是说，再过3年，摩尔定律即将失效。如果2025年之前确实如此，那真是「摩尔正确预言了摩尔预言的失败」。

实际上，目前业界对于摩尔定律的极限和摩尔本人的看法一致：2024年摩尔定律将走到尽头。

造成摩尔定律失效的三大原因

就拿芯片产业来说，如今的芯片制程工艺已经到了4nm，但是大部分从业人员认为，摩尔定律到了5nm的制程工艺时，已经在逐渐失效。为什么敢于如此断言？有如下原因：

一、芯片制程越先进，发热量越大

第一，随着在同样面积的晶圆中集成的晶体管数量越来越多，产生的热量也会越来越大。

要理解这个问题，我们先来简单说一下芯片的构造。提到芯片，我们往往会提到IC，这个IC其实翻译过来就是集成电路的意思，半导体集成电路，就是指的芯片。而我们说的高通骁龙8等芯片，其实就是指的是芯片中的SoC芯片。学术一点说，是一种把电路小型化，并制造在一块半导体晶圆上的一种具有特殊功能的微型电路。

芯片的制造过程简约来说有三个步骤，分别是设计、制作和封装，设计和制作的难度最大，无论是苹果还是华为的芯片，都是自己设计，然后交由台积电进行代工制作，而三星是目前全球唯一一家可以既自己设计芯片，也有工厂可以自己生产的厂商。

衡量芯片生产的核心指标有两个：一是硅晶圆尺寸，二是晶圆的工艺节点，即制程。硅晶圆尺寸是越大越好，而晶圆的工艺节点却相反，则越小越好。由于篇幅有限，我们这里主要来说说芯片的工艺制程。

所谓制程，指的是硅晶圆上所能蚀刻的最小尺寸，也叫栅长。越先进的工艺，制程就越小，一块硅晶圆所能生产的晶体管就越多，处理器的功能就越强，运算效率也越高。

如果大家回顾一下电子产业的发展，就会发现有一个奇怪的现象：电子设备越来越小、性能却越来越好。这背后最主要的功臣之一，就是芯片制程的进步。

不过，这背后也是有代价的。当芯片制程工艺越来越小时，里面电子的运算速度就会越来越快，芯片发热就会越严重。而发热不但对芯片的性能影响很大，还会缩短芯片的寿命。这种现象早在20世纪初，在芯片制程工艺突破90nm制程时，传统的芯片发热方案就已经不管用了。

但是，摩尔定律不能停啊。于是，芯片厂商重新对芯片内部的电路重新调整：既然大家伙聚在一起容易「闹事」（发热），那索性就把你们隔开。于是，从2004年开始，就有了所谓的四核、八核等多核处理器，比如说将原来一个4000兆赫的内核，分成四个1000兆赫的内核。

二、量子隧穿效应

即便在俄罗斯，也不能无线套娃啊。这就涉及到了第二个原因：量子隧穿效应。

通过前面的叙述，我们都知道了芯片上有无数个晶体管。作为芯片的核心，无论是基于摩尔定律下的内卷要求，还是电子设备小型化的需要，晶体管都需要越做越小。因为只有这样，一块芯片上能够容纳的晶体管才能随之增加，性能也才能同比提高。但是这也是有极限的，这个极限就是1nm。

当芯片制程达到1nm时，就会产生一种叫做量子隧穿的效应（业界俗称「漏电」）。这就是摩尔定律失效的第二个原因。为了理解这个效应，你可以把芯片想象成水库。在传统力学层面，只要水坝比水平面高，水就不会流出去。但是，当一块晶圆上所承载的晶体管达到一个临界值（也就是1nm制程）时，就会进入量子状态，水库的水就会沸腾起来，这时候就会有部分浪花溅出。具体到芯片上来，就是电子从一个晶体管跑向另一个晶体管而不受控制，就会让晶体管完全失效。

实际上，在芯片制程进入7nm时，这种电子击穿效应就越来越明显了，表现在如今的手机上就是，发热问题越来越严重，各大手机厂商都在将「散热」作为一大卖点。

三、终端设备对于低能耗的要求越来越高

对于如今的智能手机来说，在蓝牙、WiFi连接、GPS、感知触摸、指纹识别等后台功能越来越多时；2K 高清屏、120Hz 刷新屏等高能耗的配置，在内卷的趋势下成为手机的标配时；在因为疫情让人们对手机的依赖加重造成用机时间大幅增加等情况下，「续航尿崩」成为一个急需解决的问题。

此外，相比于20世纪80年代的台式电脑和笔记本电脑来说，使用芯片的差别仅仅在于内核数量的差别而已，对于能耗的要求并不高。而如今，无论是笔记本电脑，还是智能手机，都在向轻薄便携方向发展，加上可穿戴设备的流行，使得如今芯片在高性能之外，最大的要求就是低能耗。

这就是摩尔定律遇到的第三个挑战，终端设备对于芯片能耗的要求越来越高，但是由于量子隧穿效应的存在，芯片制程越先进，发热就越不受控制。

那么，这样看来，问题无解了？

也不是。

未来芯片的发展

所谓「制造材料者制造技术」，回顾整个芯片的发展历程，其实也是芯片制造材料逐渐优化迭代的过程。

从第一代半导体材料的以硅和锗为主，到锗被硅全面取代，再到以砷化镓（GaAs）、磷化铟（InP）为代表的第二代半导体材料大量出现，实际上，不仅可以让沙子变芯片，也可以有其他材料可以取代。而一旦制造材料重新更换，制约芯片的发展壁垒，也会消失不见。

2021年5月，台大、台积电和麻省理工共同发布研究成果，首度提出利用半金属Bi作为二维材料的接触电极。它不仅能够大幅降低电阻和提高电流，还能够有效减少量子隧穿效应的影响。

而像碳纳米管、纳米线以及三维的制造工艺等新器件和新材料，也在进行技术攻关，有望进一步解决当前芯片面临的问题。这表示，摩尔定律或许有一天会暂时失效，但是只要历史滚滚向前，人类的发展就不会暂停。

文章来源： 克洛智动未来，科技解析站，DTCHAT