国产处理器公司龙芯近日发布了用于服务器市场的具有自主知识产权的新一代3D5000系列芯片。

具体来说，3D5000芯片是使用Chiplet（芯片粒）技术把两块之前发布的3C5000芯片互联和封装在一起，其中每块3C5000芯片粒有16个核心，从而实现3D5000的32核设计。除了集成了32个LA464处理器核之外，龙芯3D5000还集成了64MB的L3 Cache，支持最多8个DDR4-3200 DRAM；在可扩展性方面，3D5000可以通过HyperTransport接口构建至多四路处理器，因此单机可以支持多达128核。

在性能方面，龙芯的这款芯片使用的是SMIC的12nm工艺，时钟频率可达2.2 GHz。跑分方面，单路和双路服务器的SPEC CPU2006 Base实测可以超过400分和800分，预计四路服务器的分值可以达到1600分。根据时钟频率和跑分结果来看，该芯片性能大约和Intel 2015年的至强CPU（Xeon E5-4620， 2.1GHz，四块芯片的SPEC CPU2006分数为1550）接近。

我们认为，龙芯的3D5000芯片对于国产自主产权处理器来说是一个重要的里程碑。其重要性不仅仅是由于它的性能在慢慢接近主流处理器水平（虽然还有一段距离），而且在于它使用了Chiplet技术。从芯片架构方面来看，龙芯还有相当的潜力可挖（对照的Intel Xeon E5-4620使用的是32nm工艺），处理器架构方面的技术也不是一朝一夕能解决的，而需要踏踏实实地积累技术——值得欣慰的是，龙芯已经宣布将于明年发布使用全新架构的处理器，其IPC（instruction per cycle，每时钟周期指令执行数，是CPU最重要的指标之一）可望能达到AMD Zen3水平。另一方面，我们也看到使用12nm工艺确实对于该芯片的时钟频率给了很大的限制，在目前主流使用最先进半导体工艺的CPU时钟频率都在接近4GHz的时候，3D5000的时钟频率仅为其一半左右。但是，这也是3D5000芯片重要的原因，因为它使用了Chiplet技术，而Chiplet技术可望是能成为处理器（以及其他品类的芯片）突破半导体工艺限制瓶颈的最关键技术。

摩尔定律“拯救者”

在摩尔定律趋缓下，Chiplet（芯粒）模式成为了半导体工艺发展方向之一。那么，Chiplet为何有如此大的魔力？

所谓Chiplet，通常被翻译为“粒芯”或“小芯片”，单从字面意义上可以理解为“粒度更小的芯片”。它是一种在先进制程下提升芯片的集成度，在不改变制程的前提下提升算力，并保证芯片制造良品率的一种手段。

想弄明白Chiplet，需要先了解SoC架构的问题。SoC（系统级单芯片）是将多个负责不同类型计算任务的计算单元，通过光刻的形式制作到同一片晶圆上。随着处理器的核越来越多，芯片复杂度增加、设计周期越来越长，成本大大增加，SoC芯片验证的时间、成本也在急剧增加，大芯片快要接近制造瓶颈。

特别是一些高端处理芯片、大芯片，当前集成电路工艺已经受到很大挑战，物理、化学很多方面都达到了极限，单纯靠传统的SoC这条路很难继续走下去。以7nm工艺节点为例，如果想在每平方毫米要做1亿晶体管，这个难度就相当于在一个小小的在指甲盖上造一座大规模的城市。

当SoC遭遇了瓶颈后，产业各界便开始从系统层面寻找解决方案。在Chiplet之前，大家曾尝试过各种方式——2011年初，英特尔推出了一种基于FinFET（鳍式场效应晶体管）的商用芯片，将其使用在22nm节点的工艺上；直到如今GAAFET技术、MBCFET技术也相继问世……

这些技术只是通过改结构而达到缩微的目的，却让芯片生产中出现地工艺误差和加工缺陷越来越严重。于是，将大芯片切割成为小芯片（Chiplet）的方案变成了业界提升芯片良品率的一种选择。

与SoC不同，Chiplet可以将一块原本复杂的SoC芯片，从设计的时候就按照不同的计算单元或功能单元进行分解，然后每个单元分别选择最合适的半导体制程工艺进行制造，再通过先进封装技术将各自单元彼此互联。

一般芯片生产过程中，一片晶圆会切割出很多裸片，如果发现有缺陷的芯片就会直接剔除。在缺陷分布差不多的情况下，如果晶圆上的裸片越大也就是分割的数量越少，需要剔除的面积越大。Chiplet方案则是将大芯片分割成一块块小芯片，尽量将单一裸片面积做小，从而提高芯片良品率。

英特尔公司高级副总裁、中国区董事长王锐在2022世界集成电路大会上表示，Chiplet技术是产业链生产效率进一步优化的必然选择。“不但提高芯片制造良品率，利用最合适的工艺满足数字、模拟、射频、I/O等不同技术需求，而且更将大规模的SoC按照不同的功能，分解为模块化的芯粒，减少重复的设计和验证环节，大幅度降低设计复杂程度，提高产品迭代速度。”

这便是Chiplet另一个优势：灵活的设计和更高集成度。由于光刻掩膜版的尺寸限定是33mm*26mm，单个芯片面积一般不会超过800mm2，Chiplet通过多个芯片的片间集成，可以在封装层面突破单芯片上限，进一步提高集成度。

同时，Chiplet一般会采用先进封装工艺，对芯片上的部分单元进行选择性迭代，迭代部分裸芯片后可制作出下一代产品，加速产品上市周期。不仅如此，，Chiplet还可以将已知合格裸片组合有效缩短芯片的研发周期，节约研发投入成本。此外，Chiplet芯片集成应用广泛和成熟的芯片裸片，还能降低芯片研制风险，重新流片及封装的次数，这也解决了不少芯片公司的痛点。

这两个优势汇合在一起，让Chiplet的成本优势得以放大。随着工艺演进，实现相同功能的情况下单芯片面积几乎不会缩小，Chiplet能合理地将不同功能有效划分到不同工艺节点的芯片上，可以有效降低成本。

越是先进工艺，Chiplet的成本优势越是明显。清华交叉院博士研究生冯寅潇曾在论文中写道，在800mm2面积的单片系统中，硅片缺陷导致的额外成本占总制造成本的50%以上。对于成熟工艺(14nm)，尽管产量的提高也节省了高达35%的成本，但由于D2D接口和封装开销(MCM：>25%，2.5D：>50%)，多芯片的成本优势减弱。

综合来看，先进制程逼近物理极限的情况下，Chiplet可能是延续摩尔定律的重要手段。

chiplet也许是国产芯片的机会

我国晶圆代工厂率先涉足先进封装技术，而传统半导体封测厂商也开始有了新的计划。

长电将在2022年至2024年间推出2.5D、3D等更为先进的封装技术。面向chiplet异构集成应用的市场需求，长电还将推出XDFOI系列解决方案。

通富微电已经大规模生产Chiplet产品，7nm产品已大规模量产，5nm产品已完成研发即将量产，技术实力上升到前所未有高度，公司先进封装收入占比已超过70%。

华天科技已自主研发出达到国际先进或国内领先水平的多芯片封装(MCP)技术、多芯片堆叠(3D)封装技术、薄型高密度集成电路技术、集成电路封装防离层技术。

随着硅过孔、扇出技术在国内普遍运用，中国封测企业相比之下于国际尖端差距更小，在chiplet背景下，也许能弥补落后制程的遗憾。

目前由于地缘政治的影响，中国的半导体行业受到了种种限制，尤其是开发自主知识产权的关键芯片（如国产CPU，或者之后有可能受到影响的其他高性能计算芯片）的公司难以使用最先进的半导体工艺节点。另一方面，中国的半导体fab同样由于受到地缘政治的影响，难以快速追赶全球最先进的工艺节点，而目前只能主要生产成熟工艺节点（如28nm），或者是介于成熟工艺和先进工艺之间的工艺节点（例如SMIC今年刚开始大规模量产14nm，未来几年可望做到10nm以下）。即使是介于成熟工艺和先进工艺之间的工艺节点，也会存在良率较低等问题，需要时间来解决。

在这样的情况下，国产自主知识产权芯片在受到地缘政治影响下只能使用较落后的工艺节点，那么使用Chiplet这样的高级封装技术就成为了突破工艺限制，或者说至少减少工艺对于芯片影响的一种重要技术。

首先，从架构上来说，以CPU为例，当单核性能受到工艺的限制难以做到很强，时钟频率难以跑到很高的时候，使用多核就是一种重要的提高性能的选项。当在核心数量上做提升的时候，确保核心与核心之间的高性能数据互联就是一项重要的任务，而这项任务使用基于Chiplet的技术可以较为容易地实现，从而保证多核处理器的总性能能以和核心数量呈接近线性的方式提升。我们认为，这样的设计方式不仅仅对于CPU这样的处理器有效，而且对于其他高性能计算芯片，例如汽车芯片、GPU等等都有意义，因此龙芯的3D5000芯片对于整个行业都有很大的借鉴意义。我们认为，未来这种使用Chiplet方法的众核CPU很可能是国产CPU的主流做法，而龙芯这次发布的芯片将会是这方面的先驱者之一。

其次，从良率角度来看，如前所述国内的Fab由于良率可能会存在一定的提升空间，而良率又会影响到芯片的成本。为了国产芯片能有较低的成本可以在市场上有竞争力，必须保证总体良率足够好，而这个时候Chiplet就能提供帮助。具体的原因是，在使用同一工艺的前提下，总体芯片的良率和芯片的尺寸有关，即在单个芯片上集成越多晶体管，总体芯片尺寸越大，则芯片良率越低；如果工艺本身的良率就有提升空间，那么对于芯片尺寸较大的CPU或者高性能计算芯片，总体的芯片良率就会很低。为了解决这个问题，可行的做法是把一个大芯片拆成多个小的芯片粒，这样单个芯片粒的面积就会较小，从而良率得到了保证，从而整体上可以用高级封装的方法来实现在工艺良率还在提升的时候，也能实现较高良率的高集成度芯片。

结语

Chiplet，一个被众人寄予厚望的新产业。

目前来看，Chiplet技术主要应用在自动驾驶、数据中心、消费电子、高性能计算、高端智能芯片等领域。随着下游产业发展，Chiplet市场前景广阔。预计2025-2035年，全球Chiplet市场规模将从65亿美元增长至600亿美元，行业发展进入高速增长阶段。

但Chiplet本质上还是一个集成的技术，还存在互联，散热等一系列集成相关的技术难点。同时，Chiplet所涉及的几项核心技术，如芯片设计、EDA/IP、封装技术或者缺失或者处于技术发展初期，在国内的生态还没建立。而这一系列的工作都十分具有挑战性。

好在中国也在为打造更全面、更开放的Chiplet生态系统而努力。2022年12月，在第二届中国互连技术与产业大会上，*由中国集成电路领域相关企业和专家共同主导制定的《小芯片接口总线技术要求》团体标准正式通过工信部中国电子工业标准化技术协会的审定并发布。《小芯片接口总线技术要求》 这项标准描述了CPU、GPU、人工智能芯片、网络处理器和网络交换芯片等应用场景的小芯片接口总线（Chiplet）技术要求。在形成围绕Chiplet设计的广泛设计分工基础之上，这一标准也利于形成Chiplet标准。

总而言之，面对着新技术带来的光明前景，我们更要看到未来道路的重重荆棘。在发展先进工艺过程中，我们可以欢呼、可以激动，但绝不可有任何投机取巧心理。眼下，国产厂商唯有脚踏实地，正面迎击困难，方得始终。

文章来源： 肥瘦相间0072003，投资界，半导体行业观察