自然语言生成模型ChatGPT在去年11月30日发布，上线两个月就超过一亿注册用户，成为月活跃用户增长最快的消费类应用，在AI泡沫之后成为行业“拯救者”的担当。伴随这股热潮而来的，自然是“ChatGPT将会取代XX工作”的吸睛分析，其中高危职业包括技术工种（程序员、软件工程师、数据分析师）；媒体工作者（广告、内容创作、记者）；市场研究分析师等等。

芯片设计领域也早已开始研究如何利用ChatGPT进行芯片设计，工程师作为一个技术工种，是否也将面临着被AI取代的风险？

用ChatGPT设计芯片？老板和员工这么看

一位芯片设计公司创业者告诉集微网，在近两年高昂的人才成本下，从以前芯片设计人员到现在作为企业管理者，他一直在研究如何提高芯片研发工作效率。“ChatGPT发布不久，我就在研究它是否能用于设计芯片，以及如何用到设计过程中。”他表示，芯片开发过程有很多重复的模块化的代码编写，原本可能需要一个中级别的员工来做，或者这个中级别的员工指导一个新人也能做出来，但是会花费更多时间。“现在ChatGPT可以承担这部分工作，虽然比人工的结果还差一点点，但修补一下就可以，意味着未来我就不用再招一个新员工了。”

比如，在设计过程中需要查一个器件的某个指标，查找一段代码，到现成的文档中肯定能找到，但是需要去翻网页、去下载，这个过程可能需要10分钟。但是只要网络上有相关数据，ChatGPT可能30秒内就能完成同样的工作，无疑大大提高了效率。

“固定路径就能实现的工作都可以交给ChatGPT，它本质上是一个用来提高效率的工具，简单、重复的工作接管后，人类就得以解放出来做更高级的创造工作。”该创业者指出，“未来ChatGPT可以被视为一个个人助手，接管所有底层琐碎工作，而自己则必须在工程交付部分不停提升水平。要如何用好这个秘书，必须先了解它、理解它，学习别人是怎么使用的，可能会在接下来成为一个重要的必修课。”

他认为，随着ChatGPT的不断完善，基本上低级别的芯片设计人员可以淘汰了。

从管理者角度来看，ChatGPT无疑将会是减少用工成本的一大利器；而在芯片设计人员看来，ChatGPT要用在实际开发过程中，还为时尚早。

前端开发工程师F告诉集微网，他以及周围工程师群体都对ChatGPT很感兴趣，也在进行各种用ChatGPT来帮助设计芯片的尝试，但现在仅能提供一些设计思路，离实用还差得远。

“我们常用的对一些Verilog语言字符串的处理，ChatGPT给出的答案不完全对——非常具体、简单的问题它的回答比较靠近，复杂的、需要抽象的就完全不行了——但是可以启发一些思路。”F说，“比如，我想找一下，某个文档里有没有完全相同的两行代码，如果有，报出具体信息，ChatGPT基本能猜对思路，而且积累的数据越多（也就是被问得越多）准确性就会越好；越抽象，越泛泛的问题就越不行，比如，‘如何让待机电流减小30%’，ChatGPT只会给一些正确的废话，一些原则性的建议。”

正如文章形容ChatGPT解决问题的逻辑：“考满分的绝招就是把所有答案都背下来”。

因此，F认为，现阶段ChatGPT模型仍是一个实验性项目，还需继续完善。而随着它日益成熟，芯片开发过程中一些重复性的、非常具体的标准职位将更容易被取代，比如小模块的IP单元设计，“现在这部分工作主要是刚入行的新人在做，未来他们将面临较大压力。”

他也强调，越具体的工作AI越容易完成，但是抽象的不行；人会联想、推理，能依靠抽象产生完全新的内容，这些AI都还做不到。“我坚定地认为AI不可能统治人。”

AI成为芯片设计最大帮手

为了加快和优化 IC 设计流程，许多公司（包括科技行业的一些最大公司）现在都在投资 AI 工具来完成一些繁重的工作。

谷歌人工智能在几个小时内设计出芯片

据谷歌称，谷歌的深度学习强化学习 (RL) 方法可以在比人类工程师少得多的时间内生成有效的布局，而且结果在质量上也不相上下。

谷歌表示，谷歌的深度学习强化学习（RL）方法可以在比人类少得多的时间内产生有效的布局，而且结果在质量上也不相上下。2022年3月，谷歌研究院推出了PRIME，这是一种深度学习方法，利用现有的数据，如功率和延迟来创建加速器设计，比用传统方法设计的芯片更快、更小。

谷歌的PRIME实现了记录加速器数据来训练设计加速器的保守模型。

谷歌研究人员使用 10,000 个芯片平面图来训练他们的模型。人工智能生成的芯片设计时间不到六个小时。谷歌表示，这种方法已经被利用来实现谷歌的张量处理单元（TPU），这是谷歌基于云的机器学习应用的一部分。

EDA公司在AI设计系统上加倍投入

不仅仅是谷歌转向机器学习模型。像Synopsys和Cadence这样的EDA公司也在其最新工具中使用到AI技术。比如最近，Synopsys凭借其 Synopsys DSO.ai 自主芯片设计系统注册了 100 个商业流片。该系统最近的客户包括 意法半导体（ST)和 SK Hynix。

ST 和 Synopsys 于 2022 年 2 月初首次在微软的云端使用 DSO.ai 来设计工作芯片。使用 Synopsys 的 DSO.ai 设计系统，结合 Microsoft Azure 上的 Synopsys Fusion Compiler 和 IC Compiler，该工具将功耗、性能和面积 (PPA) 指标提高了 3 倍以上，总功耗降低了 25%，并且显著缩小了芯片尺寸。

除了芯片设计，人工智能还在芯片测试和验证中找到了应用——芯片制造商在这两个领域花费了大量时间。为了解决这一设计阶段的问题，西门子发布了Questa Verification IQ，这是一个帮助IC设计工程师加快验证过程的软件平台。

英伟达用GPU设计GPU

NVIDIA（英伟达）为芯片设计设计了另一种深度学习方法。该公司制作了一个名为PrefixRL的 RL 模型，证明 AI 可以从头开始学习电路设计，并使用最新的 EDA 工具制造更小、更快的电路。NVIDIA 的架构由 13,000 个使用 AI 技术设计的电路组成。

针对自动化单元迁移，该公司开发了NVCell，可以无错迁移92%的单元库。人类工程师可以对剩下的 8% 没有自动迁移的单元进行处理。NVIDIA 首席科学家 Bill Dally 表示：

“所以这就像一个 Atari 视频游戏，但它是一个用于修复标准单元中的设计规则错误的视频游戏。通过强化学习来研究和修复这些设计规则错误，我们能够基本完成我们标准的设计单元。”

芯片设计未来发展趋势

Moore and more

虽然摩尔定律仍在继续，但现在有一些可行的挑战者。“尽管摩尔定律已被宣布死亡，但它似乎仍在继续前进，几乎步入正轨，” Ansys产品营销总监 Marc Swinnen 说。“我们现在有 3nm 的设计，2nm 即将到来。Morris Chang 谈到了 1nm，但没有人谈论任何低于此的东西，而且还有很长的路要走。它并没有完全死去，但它已经放慢了速度——尽管没有那么明显。这仍然是我们在芯片方面必须做的事情的一个重要因素，我们仍然必须像过去 40 年一样沿着这条路前进，但每个节点的成本都越来越高。”

不断增长的费用是一个问题。Lightelligence 工程副总裁 Maurice Steinman 表示：“假设该行业的经济前景保持平稳或没有反弹，我预计部分公司将不愿积极转向更昂贵的先进 CMOS 工艺节点。” “反过来，这将刺激架构或高级封装级别的某种程度的创新，以补偿未实现的性能提升。约束往往是创新的催化剂。”

一揽子计划中有越来越多的机会。“设计团队发现 3D-IC 需要系统架构思维，” Siemens Digital Industries Software的 IC EDA 执行副总裁 Joe Sawicki 说。“它不仅需要跨多个基板的系统级规划，而且还需要一个集成设计解决方案来解决 IC、封装和 PCB 级设计、分析和测试——不仅在每个级别（IC、中介层、封装和PCB）的设计阶段，但所有这些都在一起。理想情况下，它还需要一个将机械应力、供应链以及所有这些数据的跟踪和管理一起考虑在内的解决方案。”

一些必要的接口汇集在一起。“随着 UCIe 的出现，物理层取得了重大进展，”Schirrmeister 说。“到 2023 年，注意力将转移到协议上，定义特定于应用程序的控制和传输层。我们可能会在 AXI、CHI、CXL 和其他产品之间经历一些碎片化。”

虽然已经取得了很多进展，但没有人预测 2023 年是第三方chiplet的元年。“设计行业面临许多挑战，”西门子的 Sawicki 说。“希望从 1990 年代后期 IP 行业形成中吸取的惨痛教训将转化为更快地建立正式标准，使 chiplet 成为一个新的繁荣行业。这必须发生，然后才能导致由 3D-IC 集成驱动的新系统创新。”

这些新技术给现有工具带来了压力。

“向更精细的工艺几何形状和先进封装迁移的技术趋势有增无减，这意味着设计团队不仅需要验证不断增长的功能，同时满足激进的功率、性能和面积 (PPA) 目标，还需要分析电气、热和可靠性的融合效果，”Cadence 云业务高级业务开发组总监 Ketan Joshi 说。“在紧迫的上市时间窗口内交付新产品所需的近 10 倍的计算资源正在推动设计团队使用基于云的计算来增强其本地基础设施。现在，复杂的设计和供应链越来越需要设计团队、IP 供应商、代工厂和制造合作伙伴在全球范围内进行协作。

AI 和 ML

围绕机器学习的一切都没有尽头。“2023 年将是生成人工智能的一年，”Arteris IP 产品营销副总裁 Andy Nightingale 说。“这用于创建图像、对象和文本，并通过医学研究建模执行跨领域和样式的数据转换以及数据集扩充。这项技术可能会推动基于多芯片的 HPC 集群的实施。”

这是另一种允许差异化的技术。“这最终使他们的系统比竞争对手的产品更智能，”Sawicki 说。“随着我们发现越来越多的 AI 成为基于边缘的设备的一部分，我们发现该领域的领先公司通过构建自己优化的 AI 加速器而不是使用现成的 AI 加速器 IP 来实现更大程度的差异化。这使公司能够优化他们的系统以获得最佳的整体系统功能和性能，同时也使竞争对手更难成为快速追随者。”

这也可能导致定制软件。Verific Design Automation 总裁兼首席运营官 Michiel Ligthart 表示：“在定制硅在 2023 年流行之后，未来四年将迎来定制 EDA 时代。” “拥有内部半导体设计团队的公司将专注于专门的设计工具来开发硅片，他们会将自己的领域知识应用于内部 EDA 工具。这项工作将侧重于设计入口——想想 SystemVerilog 和 VHDL 设计工具——而不是布局布线等后端工具。这种趋势已经开始，并将在未来几年显着增加。”

AI 和 ML 正在寻找进入各种产品的途径。“其在规模和可复制性方面的独特要求将导致 NoC 的特定变化，通常会导致计算和互连的共同优化，”Schirrmeister 说。“AI/ML 还将进一步提高设计效率，并具有彻底改变经典设计方法甚至 IP 可配置性的潜力。”

人工智能的使用开始影响开发工具链。Cadence 的产品工程总监 Matt Graham 表示：“使用‘AI/ML 辅助’的设计和验证将开始以真实的方式交付，我们将在 DVCon 和 DAC 等场所看到客户论文的证明。” “更换工程师不是我们在 2023 年应该期待的事情，但到今年年底，我们将能够回顾并看到通过引入 AI 和 ML 来减少一些手动任务他们周围的工具。沿着预测文本和自动更正帮助移动用户的思路思考，而不是 AI 自动编写文本消息。就像自动更正一样，并不是所有的东西都能正常工作或让生活更轻松。但净收益将是正的。”

工具和 EDA

感觉好像 EDA 行业正接近需要重新发明的地步。随着一切变得更加相互关联，流程和方法需要跨越从概念到实施和制造，到现场使用再到概念的所有方式，数据在所有阶段之间自由移动，对点工具的关注正在被打破。

Faché 说：“随着公司从跨团队使用不同数据库的手动测试和数据处理转向整个企业的简化开发，各行业正在发生数字化转型，”Faché 说。“连接设计和测试可以在整个产品生命周期中共享数据并关联结果。更重要的是，它允许从测试到设计过程的主动反馈循环，从而减少设计周期并加快上市时间（数字孪生）。需要灵活的工具将设计和测试系统连接到更大的企业工作流中。这包括管理要求和自动化测试生成、合规性测试、测试自动化、灵活的数据库、数据分析和人工智能优化。”

这也使工具选择变得更加困难。“我们可能会开始看到对整个端到端设计和验证过程进行基准测试的更多出现，”Cadence 的 Graham 说。“这包括以前难以封装的指标，如调试、覆盖收敛、解决缺陷的总时间、时序收敛的总时间等，因为工具供应商和工具用户都试图理解和量化额外 CPU 周期的贡献花在自动化上，包括 AI 和 ML。”

并且需要真正的分层方法。“验证是一项开放式挑战，随着复杂性的增加呈非线性增长，”Real Intent 总裁兼首席执行官 Prakash Narain 说。“因此，验证工作占整个芯片开发工作的百分比一直在增长。我们的行业通过创建更强大的模拟器和仿真器并使用大规模并行部署成功地遏制了这种增长。工具必须通过支持分层分析形式的分而治之来管理高设计复杂性和容量要求。分层分析的足够准确的抽象对于每个应用程序都是不同的。静态签核技术还必须确保遵守旨在进一步降低复杂性的特定方法规则。”

最后，EDA 可能不再不受出口限制。Ansys 的 Swinnen 表示：“对中国正在实施新的限制，这可能会影响任何可用于实现先进半导体的工具，包括 EDA 工具。” “这意味着中国将尝试发展其本土制造，以及本土 EDA 来推动这一进程。这可能会扰乱市场，因为目前它完全由美国公司主导。如果中国真的非常重视开发自己的 EDA 工具，他们可能会尝试在全球市场上竞争。”

文章来源： 集微网，EETOP半导体社区，芯片失效分析