三星和SK海力士是存储器领域的领导者，位列行业前两名，传闻两家巨头都在加快3D DRAM商业化进程，以改变存储器行业的游戏规则。其实DRAM行业里排名第三的美光，自2019年以来就开始了3D DRAM的研究，获得的专利数量是三星和SK海力士的两到三倍。

据Business Korea报道，有行业人士透露，三星和SK海力士的高管在最近的一些官方活动上，都将3D DRAM作为克服DRAM物理极限的一种方式。三星表示，3D DRAM是半导体行业未来的增长动力。SK海力士则认为，大概在明年，关于3D DRAM的电气特性细节将被公开，从而决定其发展方向。

3D 堆叠开启DRAM新未来

当前，DRAM主要需求来源分别为PC端、移动端、服务器端，其中PC端占比12.6%，移动端占比37.6%，服务器占比 34.9%，三者占总需求近90%。

从目前发展事态来看，PC端已经进入了存量替代市场，出货稳定，对DRAM的需求也趋于稳定。但随着5G热潮的到来，移动DRAM和服务器DRAM需求变得旺盛，DRAM迎来了“芯”拐点，智能手机带来的出货增长以及物联网、云服务、商用服务器、数据中心的强劲增长，成为拉动DRAM需求的主力军。此外，DRAM作为自动驾驶技术中不可或缺的一部分，车用DRAM也将成为未来的新增量。

然而，庞大的需求端下，是人们不断增长的对高容量、高性能、小存储单元尺寸以及低功耗存储设备需求，这也使得DRAM在带宽和延迟方面的挑战更为紧迫，带宽指的是可以写入内存或可以从中读取的数据量，而延迟是对内存的请求与其执行之间的时间间隔。受限于传统计算机体系的冯-诺依曼架构，存储器带宽与计算需求之间的存储墙问题日益突出，成为当今计算中的最大问题之一。

一般来说，计算机中的 DRAM 存储单元由单个晶体管和单个电容器制成，即所谓的 1T1C 设计。这种存储单元在写入时打开晶体管，电荷被推入电容器 (1) 或从电容器 (0) 去除；读取时则会提取并度量电荷。该系统速度超级快，价格便宜，并且功耗很小，但它也有一些缺点。

DRAM作为一种易失性的、基于电容的、破坏性读取形式的存储器，在读取的时候会消耗电容器的电量，因此读取就要将该位写回到内存中。即使不进行读取，电荷最终也会通过晶体管从电容器中泄漏出来，从而随着时间的流逝而失去其明确定义的充电状态。虽然定期刷新可以保持数据，但这也意味着需要读取存储器的内容并将其重新写回。

为了让DRAM更好地满足未来市场需求，业界也在不断地寻找新技术来突破目前的瓶颈，3D DRAM正是其中一个主流的技术方向。

据了解，3D DRAM是将存储单元（Cell）堆叠至逻辑单元上方以实现在单位晶圆面积上产出上更多的产量，从这方面来说，3D DRAM 可以有效解决平面DRAM最重要也最艰难的挑战，那就是储存电容的高深宽比。储存电容的深宽比通常会随着组件工艺微缩而呈倍数增加，也就是说，平面DRAM的工艺微缩会越来越困难。

除了片晶圆的裸晶产出量增加外，使用3D堆栈技术也能因为可重复使用储存电容而有效降低 DRAM的单位成本。因此，可以认为DRAM从2D架构转向3D架构是未来的主要趋势之一。

3D DRAM或在未来3年成为主要方向

自2010年至今，3D DRAM的可能性一直在探索阶段，目前已有一些3D DRAM技术出现在市场上或实验室中，如HBM、HMC、基于IGZO的CAA晶体管3D DRAM等。三星、SK海力士对3D DRAM加速商业化有助于推进该技术的发展。

HBM（High Bandwidth Memory，高带宽存储器）技术可以说是DRAM从传统2D向立体3D发展的主要代表产品，开启了DRAM 3D化道路。它主要是通过硅通孔（Through Silicon Via, 简称“TSV”）技术进行芯片堆叠，以增加吞吐量并克服单一封装内带宽的限制，将数个DRAM裸片垂直堆叠，裸片之间用TVS技术连接。HBM的优点是带宽高、功耗低、封装体积小，适合用于高性能计算、图形处理等领域。HBM的缺点是成本高、制造复杂、热管理困难等。

HMC（混合存储立方体）是一种将多层DRAM芯片堆叠在一起，并通过TSV和微铜柱连接到一个逻辑层上的技术。HMC的优点是带宽高、功耗低、可扩展性强，适合用于服务器、网络等领域。HMC的缺点是成本高、兼容性差、供应链不稳定等。这项技术的发展是以混合内存立方体联盟(Hybrid Memory Cube Consortium；HMCC)为主导，成员包括主要的内存制造商，如美光(Micron)、海力士(SK Hynix)和三星(Samsung)，以及像是Altera、Arm、IBM、微软(Microsoft)、Open-Silicon和赛灵思(Xilinx)等开发商。

而让HMC和HBM高阶内存得以实现的关键在于采用了TSV，但这一技术也使得制造成本大幅增加。

基于IGZO的CAA晶体管3D DRAM是一种利用IGZO（氧化物半导体）材料制作CAA（电容器辅助接入）晶体管，并将其与DRAM芯片堆叠在一起的技术。基于IGZO的CAA晶体管3D DRAM的优点是可以实现无电容结构，从而提高存储密度和信噪比，降低漏电和刷新频率，适合用于移动设备等领域。基于IGZO的CAA晶体管3D DRAM的缺点是目前还处于实验阶段，尚未量产或商用。

根据半导体技术分析公司TechInsights的数据，在内存半导体市场排名第三的美光公司正在积极准备蓝海市场，在2022年8月前获得30多项3D DRAM的专利技术。与三星电子持有的不到15项DRAM专利和SK海力士持有的约10项专利相比，美光获得的3D DRAM相关专利是这两家韩国芯片制造商的两到三倍。

巨头们低调发力

在2021年接受semiengineering采访的时候，三大存储巨头都没有回应关于他们3D DRAM方案的事情。但是Yole在2022年年初曾经报道，三星电子准备开发世界上第一个 3D DRAM，并正在加速 3D DRAM 的研发。

按照Yole的介绍，三星电子已经开始开发一种用于堆叠cell的技术，一种与高带宽存储器 (HBM) 大不相同的堆叠概念。此外，三星电子也在考虑增加DRAM晶体管的栅极（current gate）和沟道（current path）之间的接触面。这意味着三侧接触FinFet技术和四侧接触环栅（GAA）技术可以用于DRAM生产。当栅极和沟道之间的接触面增加时，晶体管可以更精确地控制电流。

在2022年9月接受日本eetimes采访的时候，美光公司也确认正在探索3D DARM的方案。

美光表示，3D DRAM 正在被讨论作为继续扩展 DRAM 的下一步。为了实现 3D DRAM，整个行业都在积极研究，从制造设备的开发、先进的 ALD（原子层沉积）、选择性气相沉积、选择性蚀刻，再到架构的讨论。

美光同时强调，3D DRAM目前碰到的主要问题仍然存在于成本和技术方面。技术挑战存在于广泛的领域，包括设备和结构、制造工艺、制造设备、材料和架构。“为了从平面DRAM转向3D DRAM，需要所有领域的创新。此外，这种转变需要在成本曲线和性能与 DRAM 缩放路线图相交的地方实现。”美光方面强调。

为此美光坦言，该行业继续扩展平面并寻找推进 DRAM 路线图的方法。此外，新的内存架构的开发也在进行中，因此DRAM在系统中的角色正在发生变化，或许有可能在更长时间内维持平面型。“在这一点上，内存制造商正在投资（平面和 3D）以预期拐点以保持 DRAM 的持续扩展，虽然DRAM的每个节点扩展变得越来越困难，但至少在接下来的几年里，传统的扩展将继续下去。”美光方面接着说。

Yole则表示，美光提交了与三星电子不同的 3D DRAM 专利申请。美光的方法是在不放置cell的情况下改变晶体管和电容器的形状。

至于SK海力士的3D DRAM方案，网上并没有看到太多介绍。不过Yole强调，SK海力士正在大力投入其中。除此以外，Applied Materials 和 Lam Research 等全球半导体设备制造商也开始开发与 3D DRAM 相关的解决方案。

具体到三大存储巨头在3D DRAM的表示，据businesskorea引述TechInsights 的数据显示，美光自2019年就已经开始了3D DRAM的研究，获得的专利数量是这两家韩国芯片制造商的两到三倍。

TechInsights进一步指出，在内存半导体市场排名第三的美光正积极准备蓝海市场，截止2022 年 8 月将获得 30 多项 3D DRAM 专利技术。相比之下，三星的3D DRAM专利不到 15 项 ，而SK 海力士持有的大约 10 项专利。

此外，国内多家研究机构甚至企业都在投入到3D DRAM的研发当中。中科院微电子所就曾经撰文表示，针对平面结构IGZO-DRAM的密度问题，微电子所微电子重点实验室刘明院士团队在垂直环形沟道结构（Channel-All-Around, CAA）IGZO FET的基础上，研究了第二层器件堆叠前层间介质层工艺的影响，验证了CAA IGZO FET在2T0C DARM应用中的可靠性。

文章来源： 半导体行业观察，电子工程专辑，超能网