三星和SK海力士是存储器领域的领导者，位列行业前两名，传闻两家巨头都在加快3D DRAM商业化进程，以改变存储器行业的游戏规则。其实DRAM行业里排名第三的美光，自2019年以来就开始了3D DRAM的研究，获得的专利数量是三星和SK海力士的两到三倍。

据Business Korea报道，有行业人士透露，三星和SK海力士的高管在最近的一些官方活动上，都将3D DRAM作为克服DRAM物理极限的一种方式。三星表示，3D DRAM是半导体行业未来的增长动力。SK海力士则认为，大概在明年，关于3D DRAM的电气特性细节将被公开，从而决定其发展方向。

3D 堆叠开启DRAM新未来

当前，DRAM主要需求来源分别为PC端、移动端、服务器端，其中PC端占比12.6%，移动端占比37.6%，服务器占比 34.9%，三者占总需求近90%。

从目前发展事态来看，PC端已经进入了存量替代市场，出货稳定，对DRAM的需求也趋于稳定。但随着5G热潮的到来，移动DRAM和服务器DRAM需求变得旺盛，DRAM迎来了“芯”拐点，智能手机带来的出货增长以及物联网、云服务、商用服务器、数据中心的强劲增长，成为拉动DRAM需求的主力军。此外，DRAM作为自动驾驶技术中不可或缺的一部分，车用DRAM也将成为未来的新增量。

然而，庞大的需求端下，是人们不断增长的对高容量、高性能、小存储单元尺寸以及低功耗存储设备需求，这也使得DRAM在带宽和延迟方面的挑战更为紧迫，带宽指的是可以写入内存或可以从中读取的数据量，而延迟是对内存的请求与其执行之间的时间间隔。受限于传统计算机体系的冯-诺依曼架构，存储器带宽与计算需求之间的存储墙问题日益突出，成为当今计算中的最大问题之一。

一般来说，计算机中的 DRAM 存储单元由单个晶体管和单个电容器制成，即所谓的 1T1C 设计。这种存储单元在写入时打开晶体管，电荷被推入电容器 (1) 或从电容器 (0) 去除；读取时则会提取并度量电荷。该系统速度超级快，价格便宜，并且功耗很小，但它也有一些缺点。

DRAM作为一种易失性的、基于电容的、破坏性读取形式的存储器，在读取的时候会消耗电容器的电量，因此读取就要将该位写回到内存中。即使不进行读取，电荷最终也会通过晶体管从电容器中泄漏出来，从而随着时间的流逝而失去其明确定义的充电状态。虽然定期刷新可以保持数据，但这也意味着需要读取存储器的内容并将其重新写回。

为了让DRAM更好地满足未来市场需求，业界也在不断地寻找新技术来突破目前的瓶颈，3D DRAM正是其中一个主流的技术方向。

据了解，3D DRAM是将存储单元（Cell）堆叠至逻辑单元上方以实现在单位晶圆面积上产出上更多的产量，从这方面来说，3D DRAM 可以有效解决平面DRAM最重要也最艰难的挑战，那就是储存电容的高深宽比。储存电容的深宽比通常会随着组件工艺微缩而呈倍数增加，也就是说，平面DRAM的工艺微缩会越来越困难。

除了片晶圆的裸晶产出量增加外，使用3D堆栈技术也能因为可重复使用储存电容而有效降低 DRAM的单位成本。因此，可以认为DRAM从2D架构转向3D架构是未来的主要趋势之一。

平面升立体，3D DRAM跳出原框架

DRAM工艺突破放缓的原因主要在于存储单元的简洁结构——由一个用于存储电荷的电容器和一个用于访问电容器的晶体管组成。业界的思路也就是颠覆这种结构，并辅以特殊的材料，从而走向创新。

便于增强我们理解这种创新方式的，便是能与DRAM相媲美的存储器技术NAND Flash，后者早已抵达3D世界，并且如今还跨至4D空间。

当前对于克服DRAM物理局限性有着一定的紧迫性。此前，业界一直在尝试减小电路线宽，来提高DRAM芯片的密度。通常来说，线宽越小，晶体管越多，集成度越高，功耗越低，速度越快。

此方法的确是达到了效果，但随着线宽进入10nm范围，电容器漏电和干扰等物理限制的问题却明显增加。为了补救这种情况，业界还引入了high-k材料和极紫外（EUV）设备等新材料和新设备。但显然，在制造10nm或更先进的小型芯片中，现有的这些技术让芯片制造商显得心有余而力不足。

在大环境需求和供给的冲突逼迫下，让DRAM平面2D升至3D逐渐成为了业界追求技术突破的共识。

所谓3D DRAM，其实是一种将存储单元（Cell）堆叠至逻辑单元上方的新型存储方式，从而可以在单位晶圆面积上实现更高的容量。

针对3D DRAM的构想，BeSang公司曾经向外公布了3D Super-DRAM技术方案。据官网介绍，平面DRAM是内存单元数组与内存逻辑电路分占两侧，3D DRAM则是将内存单元数组堆栈在内存逻辑电路的上方，因此裸晶尺寸会变得比较小，每片晶圆的裸晶产出量也会更多。

而平面DRAM的工艺微缩会越来越困难，其中的关键要素是储存电容的高深宽比。通常来说，储存电容的高深宽比会随着组件工艺微缩而呈现倍数增加。所以从原理上看，3D DRAM可以有效解决平面DRAM当前的困境。

而令业界关心的成本问题，3D DRAM使用的3D堆栈技术将实现可重复使用储存电容，可有效降低单位成本。未来，DRAM从传统2D发展至3D立体，将是大势所趋，这对于存储器市场来说，也将迎来一种拥有全新结构的存储芯片。

巨头们低调发力

在2021年接受semiengineering采访的时候，三大存储巨头都没有回应关于他们3D DRAM方案的事情。但是Yole在2022年年初曾经报道，三星电子准备开发世界上第一个 3D DRAM，并正在加速 3D DRAM 的研发。

按照Yole的介绍，三星电子已经开始开发一种用于堆叠cell的技术，一种与高带宽存储器 (HBM) 大不相同的堆叠概念。此外，三星电子也在考虑增加DRAM晶体管的栅极（current gate）和沟道（current path）之间的接触面。这意味着三侧接触FinFet技术和四侧接触环栅（GAA）技术可以用于DRAM生产。当栅极和沟道之间的接触面增加时，晶体管可以更精确地控制电流。

在2022年9月接受日本eetimes采访的时候，美光公司也确认正在探索3D DARM的方案。

美光表示，3D DRAM 正在被讨论作为继续扩展 DRAM 的下一步。为了实现 3D DRAM，整个行业都在积极研究，从制造设备的开发、先进的 ALD（原子层沉积）、选择性气相沉积、选择性蚀刻，再到架构的讨论。

美光同时强调，3D DRAM目前碰到的主要问题仍然存在于成本和技术方面。技术挑战存在于广泛的领域，包括设备和结构、制造工艺、制造设备、材料和架构。“为了从平面DRAM转向3D DRAM，需要所有领域的创新。此外，这种转变需要在成本曲线和性能与 DRAM 缩放路线图相交的地方实现。”美光方面强调。

为此美光坦言，该行业继续扩展平面并寻找推进 DRAM 路线图的方法。此外，新的内存架构的开发也在进行中，因此DRAM在系统中的角色正在发生变化，或许有可能在更长时间内维持平面型。“在这一点上，内存制造商正在投资（平面和 3D）以预期拐点以保持 DRAM 的持续扩展，虽然DRAM的每个节点扩展变得越来越困难，但至少在接下来的几年里，传统的扩展将继续下去。”美光方面接着说。

Yole则表示，美光提交了与三星电子不同的 3D DRAM 专利申请。美光的方法是在不放置cell的情况下改变晶体管和电容器的形状。

至于SK海力士的3D DRAM方案，网上并没有看到太多介绍。不过Yole强调，SK海力士正在大力投入其中。除此以外，Applied Materials 和 Lam Research 等全球半导体设备制造商也开始开发与 3D DRAM 相关的解决方案。

具体到三大存储巨头在3D DRAM的表示，据businesskorea引述TechInsights 的数据显示，美光自2019年就已经开始了3D DRAM的研究，获得的专利数量是这两家韩国芯片制造商的两到三倍。

TechInsights进一步指出，在内存半导体市场排名第三的美光正积极准备蓝海市场，截止2022 年 8 月将获得 30 多项 3D DRAM 专利技术。相比之下，三星的3D DRAM专利不到 15 项 ，而SK 海力士持有的大约 10 项专利。

此外，国内多家研究机构甚至企业都在投入到3D DRAM的研发当中。中科院微电子所就曾经撰文表示，针对平面结构IGZO-DRAM的密度问题，微电子所微电子重点实验室刘明院士团队在垂直环形沟道结构（Channel-All-Around, CAA）IGZO FET的基础上，研究了第二层器件堆叠前层间介质层工艺的影响，验证了CAA IGZO FET在2T0C DARM应用中的可靠性。

文章来源： 半导体行业观察，超能网，全球半导体观察