2023春季GTC上，NVIDIA与TSMC（台积电）、ASML 和Synopsys联合宣布，完成全新的 AI 加速计算光刻技术 cuLitho。cuLitho可以将下一代芯片计算光刻度提高 40 倍以上，极大降低了光掩膜版开发的时间和成本。

cuLitho的成功，帮助摩尔定律前进到2nm扫平了一些外在障碍，同时也证明在传统CPU占据的领域，GPU完全可以依靠其并行计算的价值，将生产力提升至新高度。

NVIDIA CEO黄仁勋表示，“芯片行业是世界上几乎所有其他行业的基础，随着光刻技术达到物理极限，NVIDIA 推出 cuLitho 并与我们的合作伙伴 TSMC、ASML 和 Synopsys 合作，使晶圆厂能够提高产量、减少碳足迹并为 2nm 及更高工艺奠定基础。”

实际上，尽管OPC是个非常小众的市场，但是正如光刻机一样，可以影响到未来摩尔定律的演进。同时，计算光刻也是芯片设计和制造过程中的最大计算工作负载。黄仁勋表示，计算光刻每年消耗数百亿CPU工作，这项投入占了芯片制造总投入的相当大的比重。

光刻与计算光刻

对于光刻其实不必花太多笔墨做介绍了。这是芯片制造过程中最重要的一个步骤，就像是用“光刀”在晶圆上“雕刻”一样。“雕刻”当然是要“刻”出特定的图案的。这个图案首先要呈现在光掩膜（photomask）上。掩膜板就像是漏字板，激光一照，通过镜头，“漏字板”上的图案也就落到了硅片上，如下图。

晶体管、器件、互联线路都需要经过这样的光刻步骤。实操当然比这三两句话的形容要复杂得多，比如现在的芯片上上下下那么多层，不同的层就需要不同的光刻和掩膜板；而且某些层如果器件间距很小，就可能需要多次光刻。

这里面还有个很反常识的事，就是在我们的认知里，比如要光刻上面这个图案，几个长方形——那么掩膜板要做成图中左边镂空的样子，则光源照射以后，落在硅片上就变成了图中右侧的样子。但实际情况却并不是这样的。光掩膜其实要做成下面这样：

这掩膜板复杂成这样，是不是挺反直觉的？光一照，刻到晶圆上会变成下面这样？英伟达先进技术副总裁Vivek Singh解释说，半导体发展的过去几十年，晶体管和互联间距变得越来越小——原本一切发展都还算顺利。但“大概30年前，晶体管的尺寸变得比（光刻机所用的）激光波长还要小，于是衍射效应就产生了，晶体管成像就会变得模糊”。

对光学或者摄影有了解的同学，对衍射效应这个词应该不会陌生。对于相机而言，当光圈小到某种程度以后，照片受到衍射效应的影响就会显著增大，导致画面解析力的大幅下降；实际上，超高像素（或小像素）也受制于衍射效应。这一点体现在比相机精密很多的光刻机上，也是类似的。Vivek就把光刻机称作是“fancy camera”。

当然，我们知道光刻机所用光源也有过几次大的迭代，到现在谈论最多的就是DUV和EUV。尤其EUV极紫外光刻是波长显著变小的一代光源了。不过即便是昂贵的EUV，其波长与器件间距之间的差异，也变得比过去更小。换句话说，光刻图案未来将一步步走向模糊——或者说没有很高的保真度。

这就是计算光刻切入的契机——至少藉由计算光刻要缓解这方面的像差，对于芯片制造产生的不良影响。

此前我们探访ASML中国，就听ASML聊起过计算光刻。计算光刻是ASML的“铁三角”业务之一。ASML告诉我们，计算光刻是通过软件，对整个光刻过程来做建模和仿真，对工艺流程做优化；比如说形貌优化、掩膜板修正等。举个例子，比如ASML有个“自由形状照明（freeform illumination）”，就是通过改变照明形态来提高成像的解析力。

这就是上面那张图，光掩膜看起来如此奇怪的原因。即为消除光刻过程中，小尺寸器件“模糊”的问题，就需要对光路上的组成部分做修改。这就好像：在要求得到某个结果（这一例也就是几个长方形的图案）时，算出光源、光掩膜需要做哪些调整。这个过程就是计算光刻。

问题来了，计算光刻越来越难

但是现在问题来了，据NVIDIA先进技术集团副总裁Vivek K Singh的说法：“我在1993年加入光刻工作时，如果你想在晶圆上印一个十字，你只需要在掩模上印一个十字就行。但是很快情况就变了，光的扩散会影响分辨率，导致模糊或失真 ，这意味着可能会遗漏芯片的重要元素。如下图所示，一些可爱的狗耳朵和双髻鲨开始出现在掩膜上，以此来弥补光学衍射。但这还远远不够，我们不得不采用完全成熟的基于光学接近校正（OPC）的模型，后来又开始通过基于规则的辅助功能来增强它。从最简单的一些粉饰到逐渐扭曲的掩膜，最终的结果还是要在晶圆上印下那个十字，只不过是在很小的晶圆尺寸上。”

由此可以看出，当芯片的关键尺寸小于光源波长的时候，所需要的掩模版越来越复杂。几十年来，为芯片在制造过程中制作掩膜一直是半导体制造中的关键环节。

尤其是芯片逐渐来到3nm及以下，不仅需要更加精准的光刻计算，光刻计算所需的时间也越来越长。计算光刻是涉及电磁物理、光化学、计算几何、迭代优化和分布式计算的复杂计算，没有更强大的计算光刻很难实现这样复杂的掩模版设计。

像台积电这样的代工厂需要有大量的数据中心来处理相关计算和仿真运行，代工厂的数据中心通常是以CPU为核心。下图是Vivek Singh估算的每年CPU工作的小时数，左侧y轴显示了随着工艺节点不断微缩，光学邻近修正（OPC）在2nm、1nm差不多需要CPU来计算几百万小时。右侧Y轴上是不同工艺节点所用的数据中心的数量，5nm节点差不多需要3个大的数据中心，每个数据中心需要处理10个掩膜。3nm节点的时候需要6个数据中心，如果继续这样下去，到1nm则很有可能需要100个数据中心。“你不能一直增加数据中心，有些东西必须舍弃，洛杉矶已经开始下雪了。”Vivek Singh如是说道。再者，现在的计算能力在未来很可能不够。

所以，在半导体制造中的超大型工作负载所需的计算时间成本，已经使得摩尔定律不再具有经济性。计算光刻这一步骤也成为将新的纳米技术节点和计算机架构推向市场的瓶颈。

2020年台积电在一次会议上提到，采用GPU可以将反向光刻（ILT）仿真时间减少10倍以上。ppt的最后台积电提了一个很重要的问题，GPU库可以用于多边形操作吗？

英伟达改变了游戏规则

今天英伟达证明了，可以。为什么GPU可以用于计算光刻，因为计算光刻技术中至少一半的OPC和ILT是由前成像组成的，而且它几乎完全是由卷积运算组成的，这些正是GPU擅长的。

在近日的GTC大会上，英伟达在GPU之上构建了cuLitho计算光刻技术软件库，这是英伟达四年秘密研发的成果。在cuLitho计算光刻软件库中有多项技术，如下图所示，cuDOP用于衍射光学，cuCompGeo用于计算几何，cuOASIS用于优化，cuHierarchy用于AI。

cuLitho已被EDA工具厂商新思采用，cuLitho已集成到新思科技Proteus全芯片掩模合成解决方案和Proteus ILT逆光刻技术。一般情况下，晶圆厂在改变工艺时需要修改OPC，因此会遇到瓶颈。cuLitho不仅可以帮助突破这些瓶颈，还可以提供曲线式光掩模、High-NA EUV光刻、亚原子光刻胶建模等新技术节点所需的新型解决方案和创新技术。

cuLitho的核心是一组并行算法，由英伟达科学家发明，计算光刻工艺的所有部分都可以并行运行，原来需要4万个CPU系统才能完成的工作，现在仅需用500个NVIDIA DGX H100系统即可完成，这不仅大大加速了目前每年消耗数百亿CPU小时的大规模计算工作负载，而且降低了耗电和对环境的影响。

cuLitho在组件级别上平均加速了一次连续的CPU操作，基于Ampere组件上提升了138倍，在Hopper结构上提高了254倍。在端到端的OPC项目中，结合Ampere提升了23倍，在Hopper上提升了42倍。

使用cuLitho的晶圆厂每天的光掩模产量可增加3-5倍，而耗电量可以比当前配置降低9倍。英伟达表示，基于GPU的cuLitho计算光刻技术，其性能比当前光刻技术工艺提高了40倍，原本需要两周时间才能完成的光掩模现在可以在一夜之间完成。例如英伟达H100 GPU需要89块掩膜板，在CPU上运行时，处理单个掩膜板需要两周时间，而在GPU上运行cuLitho只需8小时。

从长远来看，cuLitho将带来更好的设计规则、更高的密度和产量以及AI驱动的光刻技术，使晶圆厂能够提高产量、减少碳足迹并为2纳米及更高工艺奠定基础。

cuLitho计算光刻技术软件库，目前已得到了台积电、ASML的合作。cuLitho将于6月在台积电开始使用，台积电用其来部署反演光刻技术、深度学习等；ASML计划在所有计算光刻软件产品中加入对GPU的支持，cuLitho的优势在High-NA EUV光刻时代将变得尤为明显；EDA工具供应商Synopsys OPC软件将在cuLitho平台上运行。

下图是一个chromeless face shift掩膜，如果把它放进ASML最新的光刻机中，会出来怎样一个图案呢？

答案是，NVIDIA cuLitho。

目前的cuLitho计算光刻技术还只是一个于麦克斯韦方程组的数学工具，但英伟达表示，基于人工智能的计算光刻技术“正在开发中”。想象一些如果AI技术引入计算光刻又将如何？

写在最后

没有计算光刻技术的支撑，芯片制造商就不可能制造出最新的技术节点。cuLitho计算光刻库软件的发布，不仅为芯片的继续演进提供了一项革新技术，也再次发挥了GPU的潜力——从最初的图形处理到AI芯片、再到数据中心、乃至芯片的未来，老黄赢麻了。

借用《软硬件融合》图书和公众号作者，上海矩向科技创始人兼CEO黄朝波对该发布的点评：“老黄是非常成功的，但其实本质上老黄就只做了一件事情（并行计算）和两个方面（GPU是并行计算平台，CUDA是为了更好的并行计算编程）。”

每次当芯片演变出现瓶颈，总会有新技术出现，例如FinFET晶体管技术的发明给摩尔定律续命了十几年。现在，为了让芯片继续微缩下去，各种新材料、新架构、新封装、新互联等技术层出不穷。

文章来源： 电子工程世界，黄烨锋，半导体行业观察