据报道，英伟达A100和H100目前完全外包给台积电代工，三星未能拿下任何订单，这完全是因为台积电CoWoS先进封装技术领先。现在英伟达、苹果和AMD的核心产品都依赖台积电先进制程及封装技术。因此，即使三星在2022年领先台积电成功量产3nm制程晶圆，英伟达和苹果等全球龙头仍然希望使用台积电的产能，这也使得目前所有AI及自动驾驶相关芯片的代工大订单，几乎都掌握在了台积电手上。

6月，苹果Apple Silicon最后一块拼图归位：新款Mac Pro换上M2 Ultra，英特尔彻底从苹果的Mac产品线消失。承担这一历史转折点的M2 Ultra，成为半导体产业关注的焦点：

这颗苹果有史以来面积最大的SoC，由两颗M2 Max芯片“缝合”而成，晶体管数量直接翻倍，达到了1340亿颗——作为对比，英伟达的RTX4090拥有763亿个晶体管，H100为800亿。

这块芯片背后，是一个名为UltraFusion的“缝合技术”。

1、M2 Ultra将两块M2 Max“缝合”了起来

当摩尔定律失效成为业内共识，制程提升的成本指数级飙升，提高制程已不再是高性能芯片增加晶体管数量的最佳选择。将两块芯片合二为一虽然听起来简单粗暴，但在苹果之前，失败的尝试不在少数。

此前，几乎所有的“缝合”方案，都无法解决芯片在连接过程中产生的损耗，使得性能往往“1+1<2”。而M2 Ultra却突破了这一天堑，实现了真正的1+1=2。

UltraFusion背后的功臣并不难猜，正是当前先进封装产能供不应求的台积电。

当业内还在热议英特尔修改命名缩短与台积电的差距，又或是台积电和三星谁将率先突破2nm时，台积电却早已凭借先进封装，走在竞争对手的前面，为灯枯油尽的摩尔定律续命。

为了实现这个1+1=2，台积电走了20年。

2、停滞20年的间距

2005年，伴随芯片制程迈入65nm大关，台积电在全球芯片代工市场中拿下了50%的份额，身后的竞争者似乎只剩下了苦苦追赶的三星，感觉大势已定的张忠谋宣布卸任CEO，退居二线，但时任台积电技术总裁蒋尚义却在思考一个问题：

过去十五年，芯片制程紧跟摩尔定律的路线图，从600nm一路狂奔到了65nm。但芯片之间封装的金属间距（Metal Pitch）却停留在110um，已经20年没有进步。

何为金属间距——一般我们拿到手的芯片（如CPU），其实是一个完整的芯片模组。严格意义上的芯片，是从晶圆上切割下来的裸片（Die）。

按照传统封装的步骤，需要将这些裸片放到基板（Sustrate）上，引出管脚/引线，再将其固定、封装进一个外壳中，才能应用于实际的电路中。

蒋尚义思考的金属间距，其实就是图中引线的间距，比如CPU和内存交换数据，就是依靠这些引线。理论上来说，引线数量越多，不同芯片间的连接效率就越高，整体性能也就越好。但由于引线是金属材质，一旦密度提升，功耗和发热也会越高。

在这个背景下，蒋尚义构想了一个大胆的方案：与其冒险增加引线的密度，不如把两块芯片封装在一个硅片上，由于物理距离更近，电信号传输中的延迟问题得到改善，金属材质带来的弊病也迎刃而解。

从“先封在拼”转变为“先拼在封”，前者如今被归类为传统封装，后者则是近几年大热的概念——“先进封装”。

但在当时，蒋尚义的构想在技术上过于大胆，而且缺乏商业上的可行性。

所谓摩尔定律，就是指每隔18-24个月，芯片上可容纳晶体管数量翻一番。几十年里，半导体产业遵照摩尔定律快速发展，从130nm到90nm，从65nm到40nm，仿佛游戏过关一样顺畅。

对于代工厂来说，相比芯片制程带来的性能提升，重金投入先进封装带来的性能进步，实在是性价比过低。加上蒋尚义在2006年就跟随张忠谋一起退休，先进封装方案并没有付诸实施。

但到了2009年，业内上下开始攻克28nm制程，工程师们才意识到了问题的严重性：晶体管单位制造成本不降反升，制程升级提升性能的性价比开始降低。

换句话说，摩尔定律正在失效。

同一时期，依靠移动终端市场的红利，三星从微不足道的竞争者迅速成长为台积电最大的竞争对手。

金融危机期间，台湾地区的面板和内存产业被三星的反周期屠刀相继斩落马下，击垮当时利润大幅下滑台积电并非没有可能。

2009年，张忠谋重新出山，并请回了已经退休的蒋尚义，希望后者带领台积电领先于业内实现28nm制程量产，重现130nm超越IBM的辉煌，并借此关键制程，搭上移动终端的末班车。

蒋尚义的回归，使得台积电两年后以“后闸级”技术路线成功超越三星率先量产28nm，而真正让台积电赢在了起跑线上的，是其回归时与“晶体管领先”一同向张忠谋提出的“先进封装”计划。

28nm制程，是摩尔定律死亡倒计时的开始，也是台积电先进封装的起点。

3、先进封装已然成为半导体“新战场”，市场高涨

尽管整体经济不景气，但先进封装市场继续保持弹性。Yole Group 最新的Advanced Packaging Market Monitor（先进封装市场监测）记录了与上一年相比， 2022 年的先进封装的收入增长了约 10%。2022年价值443亿美元，预计2022—2028年复合年增长率（CAGR）为10.6%，到2028年达到786亿美元。

相比之下，传统封装市场预计从 2022 年到 2028 年的复合年增长率将放缓至 3.2%，达到 575 亿美元。总体而言，封装市场预计将以 6.9% 的复合年增长率增长，达到 1360 亿美元。

2022年先进封装市场约占集成电路封装市场总量的48%。由于各种大趋势，其份额正在稳步增长。在先进封装市场中，包括FCBGA和FCCSP在内的倒装芯片平台在2022年占据51%的市场份额。从2022年到2028年，预计收入复合年增长率最高的细分市场是ED、2.5D/3D和倒装芯片，增长率分别为30%、19%和8.5%。

到 2022 年，移动和消费者占整个先进封装市场的 70%，预计 2022 年至 2028 年的复合年增长率为 7%，到 2028 年占先进封装收入的 61%。 电信和基础设施部分增长最快，具有估计收入增长率约为 17%，预计到 2028 年将占先进封装市场的 27%。汽车和运输将占市场的 9%，而医疗、工业和航空航天/国防等其他领域将占3% 。

尽管传统封装目前主导晶圆生产，到 2022 年将占总产量的近 73%，但先进封装市场的份额正在逐渐增加。 先进封装晶圆的市场份额预计将从 2022年的约27%增长到2028年的32%。以单位计算，传统封装占据超过94%的市场份额，但从2022年到2028年，先进封装的出货量预计将以6%左右的复合年增长率（按销量计算）增长，2028年达到1010亿台。

4、中国大陆走到哪儿了？

长期以来，封装测试环节都是芯片产业链的底端，因此很早就从日韩向中国大陆转移。近十年来，封测已经成为中国大陆发展最快、目前最具优势的环节。

而当晶圆制造环节由于众所周知的原因，难以向14nm以下再进一步时，先进封装的出现，也一度被视为弯道超车的秘籍。

事实上，中国大陆的头部厂商在先进封装的开发上也并不落后。例如全球第三、中国大陆第一的封测厂长电科技，已经开发了2.5D/3D封装、晶圆级封装（WLP）、堆叠封装（PoP）等先进封装技术，覆盖面可追平日月光。

全球第五、中国大陆第二的通富微电，除了掌握2.5D/3D封装等技术外，还在收购了AMD两大封测厂后与其深度绑定，后者是目前先进封装的最大客户之一。

但有别于传统封装，先进封装固然提高了封测环节的附加值，但同样需要上游环节的配合。简单来说，传统封装的流程是晶圆厂将制造完成的芯片交由封测厂封装，彼此独立。

但先进封装需要芯片设计公司、晶圆厂和封测厂在芯片设计阶段，就开始定制和研发制造工艺，联系更加紧密。

正是因为先进封装的关键技术需要芯片设计公司推动，在芯片制造层面实现，因此代工厂先天比封测厂更有优势，也被认为是最主要的玩家。封测厂更多承接技术难度低、靠近后道封装的部分。比如，台积电就将CoWoS的oS外包给了日月光。

中国大陆封测厂的弱势在于，由于工艺制程落后，代工厂本身就没有多少先进封装的订单，芯片设计公司提供的订单就更少了。

台积电的先进封装工艺拔地而起，是因为有苹果这个超级甲方的存在。理论上来说，海思可以扮演这个角色，但在海思因制裁而无法做先进芯片设计后，缺少了关键的推动者，中国大陆先进封装一度发展困难。

这就导致先进封装风口已现，但承担了全球封测近20%产能的中国大陆，却迟迟等不来指引航向的掌舵者。始于2018年制裁，对半导体产业的影响，或许比预期中的还要深远。

文章来源： DT新材料，远川研究所