7月25日，据中国台媒工商时报消息，因先进封装产能供不应求，台积电计划斥资900亿元新台币（约合人民币205.84亿元）设立生产先进封装的晶圆厂，预计创造约1500个就业机会。

近日，中国台湾竹科管理局正式发函，同意台积电取得竹科铜锣园区约7公顷土地。台积电表示，将打造最新CoWoS先进封测厂，预估2023年第四季开始整地，2024年下半年开始动工，2026年建厂完成，力拼2027年上半年、最迟第三季开始量产，并以月产能11万片12英寸晶圆的3D Fabric制程技术产能，纾缓爆发的需求。

据悉，台积电第六座先进封装厂落脚竹科铜锣园区后，将规划以系统整合芯片（SoIC）、整合扇出型封装（InFO）、基板上晶圆上芯片封装（CoWoS）为主力。

台积电总裁魏哲家20日法说会上坦言，人工智能相关需求增加，对台积电是正面趋势，预测未来五年内将以接近50%年增长率成长，并占台积电营收约1成，因此台积电CoWoS先进封装产能的建设是“越快越好”。

先进封装技术方案

（1）倒装芯片（Flip-Chip,FC）

常规芯片封装流程中包括贴装、引线键合两个关键的供需，而FC则合二为一，直接通过芯片上呈阵列排布的凸点来实现芯片与封装衬底的互联，由于芯片是倒扣在封装衬底上的，与常规芯片放置相反，故称为倒装片。

与引线键合工艺相比，倒装工艺具备多个优点：（1）I/O密度高；（2）互联长度大幅缩短，互连电阻、电感更小；（3）芯片中产生的热量可通过焊料凸点直接传输刀封装沉底，芯片散热性更好。

（2）2.5D封装与3D封装

2.5D 封装和 3D 封装是高密度封装技术的两种不同形式。2.5D封装：裸片并排放置在具有硅通孔（TSV）的中介层顶部。其底座，即硅中介层（Silicon Interposer），可提供芯片之间的互联。

3D封装：又称为叠层芯片封装技术，3D封装可采用凸块或硅通孔技术（Through Silicon Via，TSV），TSV是利用垂直硅通孔完成芯片间互连的方法，由于连接距离更短、强度更高，能实现更小更薄而性能更好、密度更高、尺寸和重量明显减小的封装，而且还能用于异种芯片之间的互连。

（3）晶圆级封装（Wafer Level Package,WLP）

WLP晶圆级封装，直接在晶圆上进行大部分或全部的封装测试程序，之后再进行切割制成单颗芯片。采用这种封装技术，不需要引线框架、基板等介质，芯片的封装尺寸减小，批量处理也使生产成本大幅下降。

WLP可分为扇入型晶圆级封装（Fan-In WLP）和扇出型晶圆级封装（Fan-Out WLP）两大类：1）扇入型直接在晶圆上进行封装，封装完成后进行切割，布线均在芯片尺寸内完成，封装大小和芯片尺寸相同；2）扇出型基于晶圆重构技术，将切割后的各芯片重新布置到人工载板上，芯片间距离视需求而定，之后再进行晶圆级封装，最后再切割，布线可在芯片内和芯片外，得到的封装面积一般大于芯片面积，但可提供的I/O数量增加。

（4）系统级封装（SiP）

系统级封装属于广义的先进封装，侧重于系统属性。包括处理器、存储器、FPGA等功能芯片集成在一个封装内，从而实现一个基本完整的功能。但SiP并不是先进封装特定的某种技术方案，因为SiP可能采用传统的Wire Bonding（引线键合技术）工艺，也可能采用先进封装的Flip-Chip工艺。但随着系统对性能、功耗、体积的要求越来越高，集成密度的需求也越来越高，SiP也会越来越多地采用先进封装工艺。SiP指代的是封装整体，Chiplet/Chip是封装中的单元，先进封装是由Chiplet/Chip组成的，2.5D和3D是先进封装的工艺手段。

（5）Chiplet

Chiplet是通过总线和先进封装技术实现异质集成的封装形式。Chiplet也称为小芯片或芯粒，该技术通过将多个芯片裸片（Die）通过内部互联技术集成在一个封装内，构成专用功能的异构芯片。通过采用2.5D、3D等高级封装技术，Chiplet可实现多芯片之间的高速互联，提高芯片系统的集成度，扩展其性能、功耗优化的空间。相对SoC系统级芯片的传统设计方法，Chiplet技术方案不需要购买IP或者自研生产，只需要购买已经实现好的小硅片进行封装集成，且IP可以复用。所以Chiplet可以看成是一种硬核形式的IP，但它是以芯片的形式提供的。

3D Chiplet是Chiplet进一步的发展。3D Chiplet是由AMD在2021年6月首先提出的，通过3D TSV将Chiplet集成在一起，同时为了提高互联密度，采用了no Bump的垂直互联结构。

先进封装驱动力分析

1、大算力时代来临，HPC成为半导体第一大需求驱动力

2022年Q1开始，HPC逐渐超越手机成为半导体第一大需求驱动力。5G手机渗透率逐渐饱和，随着人工智能的发展，需要处理的数据量指数级增长，AI服务器、高性能计算等算力需求迎来爆发式增长。

智能算力规模快速增长，大算力时代来临。算力作为人工智能的要素之一，在数字经济发展、产业智能化升级的进程中发挥巨大作用。根据IDC预测，到2026年，我国智能算力规模将达到1271.4EFLOPS，2022-2026年化复合增长率达47.58%。

2、异构集成通过先进封装工艺实现异构计算以提升算力

以AI服务器产业链为代表的硬件产品将充分受益于人工智能发展的浪潮。据预测，在AI+应用广泛落地的刺激下，AI服务器2023年出货量预计将同比增长38.4%，2022-2026年AI服务器的年化复合增长率将达22%。

AI服务器采用的是异构计算架构。异构计算（Heterogeneous Computing），是指将CPU、GPU、FPGA、DSP等不同架构的运算单元整合到一起进行并行计算。主要由CPU完成不可加速部分的计算以及整个系统的控制调度，由GPU/FPGA/DSP完成特定的任务和加速，具备计算能力强、可扩展性好、资源利用率高、发展潜力大等优点。

异构集成通过先进封装工艺将多个高性能算力芯片集成在一个系统中，实现异构计算以提升算力。异构集成（Heterogeneous Integration），准确的全称为异质异构集成，异构代表采用的不同工艺节点，异质代表不同模块使用的半导体材料不同。异构集成通过先进封装工艺将不同工艺节点、不同材质的高性能芯片集成在一起，使在单个封装内构建复杂系统成为了可能，能够快速达到异构计算系统内的芯片所需要的功耗、体积、性能的要求，从而使异构计算可以通过整合不同架构的运算单元来进行并行计算，达到提升算力的目的。

在存算一体大算力领域，已有国内企业走在前列。存算一体架构将不同类型的处理器和存储组件等集成到同一个芯片上，是异构集成的一种形式，目前在该领域已有国内企业取得突破。2023年5月，后摩智能正式发布国内首款存算一体智驾芯片——鸿途H30。该芯片仅用12nm工艺制程，其物理算力实现了高达256TOPS，在Int8全精度的计算提供下，计算延时只有1.5ns，能效比为30-150TOPS/W，比业界同等精度计算条件下的水平提高了3倍以上。H30芯片采用的是后摩智能自研的AI处理器架构—IPU，将面向智能驾驶、通用人工智能等领域。与国际巨头的某款智能驾驶8nm芯片相比，在Resnet50网络的条件下，后摩智能H30的性能可以达到友商的2倍以上。

3、Chiplet有望成为高端算力芯片的主流封装方案，助力国产芯片“破局”

高性能计算的应用场景不断拓宽，对算力芯片性能提出更高要求，进而拉动了先进封装及Chiplet工艺的需求。随着AI大模型数据处理需求的持续提升，对算力芯片性能提出更高要求。Chiplet是高性能算力芯片的封装解决方案之一，其在设计、生产环节均进行了效率优化，能有效降低成本并持续提高系统集成度。Chiplet需要采用先进封装工艺中的异构集成技术进行实现，因而Chiplet的高增长亦将带动异构集成的需求提升。根据Omdia预测，随着人工智能、高性能计算、5G等新兴应用领域需求渗透，2035年全球Chiplet市场规模有望达到570亿美元，2018-2035年复合年均增长率为30.16%，发展势头强劲。

与传统SoC相比，Chiplet在设计灵活度、良率等方面优势明显。（1）降低单片晶圆集成工艺良率风险，达到成本可控，有设计弹性，可实现芯片定制化；（2）Chiplet将大尺寸的多核心的设计，分散到较小的小芯片，更能满足现今高效能运算处理器的需求；（3）弹性的设计方式不仅提升灵活性，且可实现包括模块组装、芯片网络、异构系统与元件集成四个方面的功能。

针对先进制程，Chiplet更具成本优势。是Chiplet允许使用不同的制程制造异构芯片，例如高性能模块采用7nm，其他模块只需要14nm或28nm就可以做到性能最大化，使系统整体的功能密度非常接近于7nm的集成。AMD采用“7nm+14nm”的Chiplet设计方案，较7nm的单芯片集成的成本下降了接近一半。AMD认为是否使用Chiplet设计思想的动机，在于性能、功耗与造价能否妥协。Chiplet对成本下降的效果会随着核数（芯片核心的数量）的降低而边际减小，因此未来可能会出现一个价格的均衡点来判断采用Chiplet技术是否更具有经济效益。

中美科技摩擦加剧背景下国内先进制程发展受限，Chiplet是国产芯片“破局”路径之一。近年来国外限制我国芯片先进制程的发展，使我国高端芯片领域面临“卡脖子”问题。Chiplet降低了芯片设计的成本与门槛，且其IP复用的特性提高了设计的灵活性，是国产芯片“破局”路径之一。2023年2月，北极雄芯发布了国内首款基于异构Chiplet集成的智能处理芯片。该芯片采用12nm工艺生产，HUB Chiplet采用RISC-VCPU核心，可通过灵活搭载多个NPU Side Die提供8-20TOPS（INT8）稠密算力。该芯片可用于AI推理、隐私计算、工业智能等不同场景，有效解决了下游客户在算法适配、迭代周期、算力利用率、算力成本等各方面难以平衡的核心痛点。

中国封测行业前进

根据中国半导体行业协会数据，2021年国内集成电路产业销售额10458.3亿元，同比增长18.2%，其中设计、制造、封测环节的销售额分别为4519亿、3176.3亿、2763亿元，封测环节收入占比约26%。中商产业研究院预计，2022年国内封测环节销售额将达3197亿元。前瞻产业研究院预测，到2026年中国大陆封测市场规模将达到4429亿元，2021-2026年CAGR约为9.9%，高于2019-2020年的7.0%。

中国大陆占据全球前十大外包封测厂三席的分别是第三的长电科技、第六的通富微电和第七的华天科技。此外，晶方科技凭借CIS芯片跻身A股封测“四小龙”之列，其超85%产品为晶圆级封测产品，主要对应CIS和指纹识别芯片。

2021年，长电科技实现营业收入305.02亿元，同比增长15.26%；实现归母净利润29.59亿元，同比增长126.83%，扣非净利润增161.22%。长电科技表示，目前先进封装已成为公司的主要收入来源，先进封装生产量34,812.86百万颗，占到所有封装类型的45.5%，其中主要来自于系统级封装，倒装与晶圆级封装等类型。

通富微电2021年实现营业收入158.12亿元，同比增长46.84%；实现归母净利润9.57亿元，同比增长182.69%，扣非净利润增长284.35%。2021年，在先进封装方面公司已大规模生产Chiplet产品，7nm产品已大规模量产，5nm产品已完成研发即将量产。

华天科技2021年营收120.97亿元，同比增长44.32%；归母净利润14.16亿元，同比增长101.75%，扣非净利润增长106.96%。华天科技现已掌握3D、SiP、MEMS、FC、TSV、Bumping、Fan-Out、WLP等先进封装技术。

晶方科技2021年营收14.11亿元，同比增长27.88%；归母净利润5.76亿元，同比增长50.95%，扣非净利润同比增长43.24%。2021年，晶方科技持续加强集成电路先进封装技术（晶圆级TSV封装技术、Fan-out晶圆级技术、SIP系统级封装技术等）的研发与创新。

随着封测环节的重要性越来越高，国内的IDM公司也在扩展封测产线。闻泰科技发布公告称，10月24日，闻泰科技（以下简称“公司”）孙公司安世半导体（中国）有限公司与东莞市黄江镇人民政府签署了《安世半导体（中国）有限公司封测厂扩建项目投资协议》。本次项目投资总额约为人民币30亿元，投资的项目为安世半导体（中国）有限公司封测厂扩建项目，从事产业内容包括但不限于分立器件、模拟&逻辑 ICs、功率 MOSFETs。

文章来源： 投研锋向，半导体产业纵横，全球半导体观察