12月12日，富士通公告称，将以6849亿日元（约合人民币345亿元）价格将其旗下的芯片封装子公司Shinko Electric Industries（新光电气）出售给日本投资公司JIC牵头的财团，该财团包括大日本印刷（Dai Nippon Printing）和三井化学。与此同时，新光电气也表示支持，并建议股东接受该要约。

JIC表示，在获得日本和海外必要的监管批准后，将在2024年8月下旬对富士通未持有的股份发起要约收购，每股价格为5920日元，目标取得富士通未持有的49.98%股权，收购额约3998亿日元。

股东方面，富士通将持有的新光电气股权（50.02%）以2851亿日元的价格出售给新光电气，而新光电工取得上述富士通持股的资金会由JIC提供。最后JIC对新光电气的出资比重将达80%、DNP为15%、三井化学为5%。

新光电气估值约7500亿日元，多方入围竞标

资料显示，新光电气成立于1946年9月12日，是全球芯片供应链的主要供应商之一，主要提供半导体封装、散热元件和半导体制造设备产品，用于电动汽车、家用电器和工业设备，客户包括英特尔、AMD等。据悉，新光电气在东京证交所的Prime市场上市，估值约7500亿日元。

JIC在一份声明中表示，“随着对快速、灵活的开发和生产的需求不断增长，芯片行业的竞争预计将加剧。通过将新光电气私有化，我们相信我们可以大力支持该公司的先进芯片封装业务。”

值得一提的是，此前今年6月，JIC宣布以约9093亿日元收购半导体材料、光刻胶制造商JSR公司，并将其私有化。

据路透社引述消息人士早些时候称，富士通出售新光电气的提议引起了全球收购公司贝恩资本、KKR集团和阿波罗全球管理公司的兴趣。

另据消息人士称，贸易公司三菱商事株式会社也在考虑竞购。据此前消息，目前该公司已经成立了一个团队，探索进入半导体后端制造流程（封测）的可能性。此外，三菱正计划与其中一位潜在买家进行联合竞标，这些谈判还处于早期阶段，三菱尚未决定合作伙伴。

富士通首席财务官Takeshi Isobe在10月的财报电话会议上曾表示，富士通一直在仔细审查收购方，希望找到能够帮助新光电气下一阶段增长的买家。

人工智能等新兴应用对先进封装需求快速增长

一方面，消费电子等终端产品对设备需求越来越小型化，对应的芯片封装尺寸要求也越来越高；另 一方面，5G、高性能运算、智能驾驶、AR/VR、物联网对芯片的性能提出了更高的要求，对应的芯 片封装密度要求也越来越高。芯片只有提供更小的尺寸和更好的能耗才能满足下游领域的需求。先 进封装凭借更高的互联密度和更快的通信速度，得到愈加广泛的应用。

根据集微咨询预估，在 5G、汽车电子、可穿戴、人工智能、数据中心等应用需求的推动下，2022~2026 年全球封测市场规模将从 815 亿美元增长至 961 亿美元，CAGR 达到 4.2%。

全球先进封装市场规模增速显著高于封测市场规模增速。根据集微咨询预估，2022~2026 年全球先 进封装市场规模将从 379 亿美元增长至 482 亿美元，CAGR 达到 6.2%。其中 ED、3D-Stack、Fan-out 的平均年复合增长率最大，分别达到 24.8%、17.7%、12.0%。未来部分封装技术在特定领域会有进 一步的渗透和发展，如 Fan-out 封装在手机、汽车、网络等领域会有较大的增量空间，如 3D-Stack 在 AI、HPC、数据中心、CIS、MEMS 传感器等领域会有较大的增长空间。根据集微咨询数据，2022 年 全球先进封装占整体封测市场比例约为 47.2%。因为先进封装的成长性好于传统封装，预计到 2026 年全球先进封装占整体封测市场比例将超过 50%。

国际巨头纷纷布局先进封装赛道，前道晶圆厂优势明显

台积电是全球先进封装技术的领军者之一，旗下 3D Fabric 拥有 CoWoS、InFO、SoIC 三种先进封装 工艺。CoWoS 是台积电最经典的先进封装技术之一。2011 年至今，台积电的 CoWoS 工艺已经迭代 至第五代，期间中介层面积、晶体管数量、内存容量不断扩大。Nvidia、AMD、Broadcom、Marvell 等是台积电 CoWoS 工艺的最大客户。

台积电的 InFO 技术是基于 CoWoS 的改进工艺，其将硅中介层替换为 polyamide film 材料，降低了 单位成本和封装高度。苹果的 iPhone 7、iPhone 7 Plus 均采用 InFO 封装技术。这也是台积电后续独 占苹果 A 系列处理器订单的关键因素。 2018 年，台积电首次对外公布其 SoIC 封装技术。该技术是台积电基于 CoWoS 和多晶圆堆叠（WoW） 开发的新一代封装技术。根据台积电官方介绍，SoIC 提供创新的前段 3D 芯片堆叠技术，用于重新 集成从片上系统（SoC）划分的小芯片。SoIC 集成的芯片在系统性能方面优于原始 SoC，并提供了 集成其他功能的灵活性。相较于 2.5D 封装方案，SoIC 的凸块密度更高，传输速度更快，功耗更低。

英特尔也在积极布局 2.5D/3D 先进封装赛道，并已经推出 EMIB、Foveros、Co-EMIB 等多种先进封 装技术，力求通过 2.5D/3D 等多种异构集成的形式实现互联带宽倍增和功耗减半的目标。 2018 年，英特尔首次展示 Foveros 先进封装技术，引入 3D 堆叠，在逻辑芯片上堆叠逻辑芯片，实现 横向和纵向的互联，且凸点间距进一步降低为 25~50μm。英特尔表示 Foveros 可以将不同工艺、结 构、用途的芯片整合到一起，从而将更多的计算电路组装到单颗芯片上，以实现高性能、高密度和 低功耗。该技术提供了极大的灵活性，设计人员可以再新的产品形态中“混搭”不同的技术专利模块、 各种存储芯片、I/O 配置，并使得产品能够分解成更小的“芯片组合”。

三星在 2.5D/3D 先进封装技术领域也有布局，并已经推出 I-Cube、X-Cube 等先进封装技术。针对 2.5D 封装，三星推出的 I-Cube 技术可以和台积电的 CoWoS 技术相媲美。针对 3D 封装，三星在 2020 年推出 X-Cube 技术，将硅晶圆或芯片物理堆叠，并通过硅通孔（TSV）连接，最大程度上缩短了互 联长度，在降低功耗的同时提高传输速率。

相较于传统封装，先进封装涉及到前道工序的延续，所以先进封装的后道工艺路线和晶圆厂的前道 制造工艺界限逐渐模糊，晶圆厂在技术方面更占有优势。这也是台积电、英特尔、三星等晶圆厂能 主导先进封装技术的重要原因。

封装材料和设备迎来国产化

AMD、英特尔、台积电等厂商先后发布了量产可行的 Chiplet 解决方案、接口协议或封装技术。其中，AMD 已经率先实现 Chiplet 量产。根据研究机构 Omdia 报告，2024 年，采用Chiplet 的处理器芯片的全球市场规模将达 58 亿美元，到 2035 年将达到 570 亿美元，年复合增长率达到23%，增长十分迅速。Chiplet工艺一旦普及也意味着需要面积更大的 ABF 载板与之匹配，载板面积的扩大势必会造成产品良率下降，需求上升。因此，Chiplet 技术将为 ABF 载板的生产打开更为广阔的市场空间。

除封装基板外，先进封装的发展也将拉动塑封料、底部填充胶等材料的需求。在塑封料方面，先进封装所呈现出高集成度、多功能、复杂度高等特点对塑封料提出了更高的性能要求。以扇出型晶圆级封装（FOWLP）为例，与传统封装中采用固态饼状环氧塑封料不同的是，应用于 FOWLP 封装的 GMC 与 LMC 的产品形态以颗粒状与液态为主，因而也对塑封料厂商的生产工艺技术水平提出了更高的要求，要求塑封料厂商能够更有效地结合配方与生产工艺技术。

整体上来说，目前我国环氧模塑料在中低端封装产品已实现规模量产，在 QFP、QFN、模组类封装领域已实现小批量供货；但应用于 FC-CSP、FOWLP、WLCSP、FOPLP 等先进封装的产品成熟度较低，基本仍由住友电工等海外厂商主导。

另外，芯片级底部填充胶主要应用于 FC（Flip Chip）领域，如 FC-BGA、FC-SiP 等先进封装技术，目前该市场仍主要为日本纳美仕、日立化成等外资厂商垄断，国内芯片级底部填充胶正处于验证突破阶段，有望逐步实现国产化。

材料以外，封装设备产业链也将有所受益。据 SEMI 统计，2022 年全球半导体封装设备市场规模约 57.8 亿美元，测试设备市场规模约 75.2 亿美元，同比有所下滑，主要系宏观经济和半导体景气度所处周期位置影响，但整体空间依然巨大。

具体来看，封装设备主要包括划片机、贴片机、引线机、塑封设备等，测试设备则包括测试机、分选机等。此外，先进封装和传统封装工艺的差异也拉动了新的设备需求，包括 Bumping 工艺（电镀设备等）、TSV 工艺（刻蚀设备、沉积设备、减薄设备等）、RDL 工艺（曝光设备、电镀设备）等。

文章来源： 全球半导体观察，未来智库，银创新兴