近期市场传出为缓解产能利用率下滑，多家晶圆代工厂商下调价格的消息。

其中，台积电将对7nm制程降价，降幅5%~10%左右，此前媒体还报道台积电2024年将对部分成熟制程恢复价格折让，折让幅度约2%。

与此同时，联电、世界先进等代工厂商也计划下调明年Q1价格，降幅约1成。

韩国晶圆代工厂商同样也受到影响，近期韩媒报道，一些本土设计厂商已经开始要求晶圆代工厂商降价，有代工厂已经收到降价通知。

降价潮席卷晶圆代工产业，尤其是成熟制程领域，对此，业界认为主要原因在于终端市场尚未全面复苏以及成熟制程竞争正持续加剧。

近期，全球市场研究机构TrendForce集邦咨询分析师钟映廷就指出，基于全球总经风险、区域冲突与市场复苏缓慢等各种因素，除AI相关服务器领域外，其余各终端对2024年展望态度皆保守，使得晶圆代工厂商成熟制程(尤以八英寸为甚)复苏动能受限；再者，从供给面而言，中国大陆晶圆厂积极扩充成熟产能，也使得总体产能供给增加，且成熟制程平台与产品重叠度较高，使得晶圆代工产业竞争加剧，造成了成熟制程价格下行压力。

全球晶圆代工行业格局

一是全球晶圆代工整体呈现“一超多强”的竞争格局。“一超”是台积电，“多强”主要包括三星电子、联电等公司。据统计，2022年全球晶圆代工行业集中度高，仅台积电一家公司营收占比高达53%，排名第二的三星电子营收占比为16%，前10中7家公司的市场占比为个位数。

二是5nm及以下先进制程仅少数头部企业掌握，内资顶级代工企业处于14nm工艺到7nm工艺演进中。集成电路制造行业一个典型的特点就是先进技术节点工艺制程掌握在少数几个公司手中，130nm技术全球有近30个公司可以量产，但是到了14nm技术仅掌握在6个公司手上，预计未来2年内5nm技术水平只有三星、台积电、英特尔三家有能力实现量产。

三是从产能节点来看占比较大的制程节点集中在180nm-28nm，5nm以下先进制程产能逐年上涨。据统计，2022年5nm以下先进制程产出332.6万片/年，较2021年上涨58.7%。其余各节点占比相对保持稳定，占比较大的制程节点集中在180nm~28nm区间，28nm节点产能2022年占比10%。

产业格局有望被打破

以先进制程（含16／14纳米及更先进的制程）来看，2023年中国台湾在全球先进制程产能占比拥68%，其次依序为美国12％、韩国11％及中国大陆8％。以EUV世代（如7纳米及更先进的制程），中国台湾比重高达近八成。

为因应产能高度集中于中国台湾的情况，以先进制程需求最高的美国为首，积极招募并扶持台积电（2330）、三星（Samsung）、英特尔（Intel）等业者，预估至2027年美国的先进制程产能占比将成长至17％，但台积电及三星仍占逾半数的产能。

在供应链重组趋势中，日本也计划重返半导体制造行列，除了积极扶持日本在地企业Rapidus，目标直指最先进的2nm制程，并企图打造北海道半导体聚落，也同步祭出补贴政策给外国企业设厂，包含台积电熊本厂（JASM）和力积电（6770）仙台厂（JSMC）。

成熟制程（28纳米及更成熟的制程）则以中国大陆被迫最为积极，在美国、日本及荷兰三方对先进设备的出口管制影响下，中国大陆转而扩大投入成熟制程，预计2027年中国大陆成熟制程产能占比可达39％，且若设备取得进度顺利，仍有成长空间。

不过，随着中国大陆厂成熟制程产能大举开出，其挟带政府补贴的低成本优势，恐造成技术同质性较高的产品如CIS、驱动IC、电源管理IC及分离式元件面临激烈的价格竞争，冲击产品同质性高的台系晶圆厂联电（UMC）、力积电、世界先进（Vanguard）。

集邦科技表示，其中世界先进因其产品线包含驱动IC、电源管理IC、分离式元件，所受影响最深。其余业者如联电、力积电分别凭借在28/22nm OLED驱动IC及记忆体领域保有其优势。

值得注意的是，受先前芯片缺货，以及地缘政治等影响，IC设计客户为求分散风险，开始选择开案在多家晶圆厂，但此举很可能造成后续IC成本垫高，以及重复下单的疑虑。

先进封装竞争加剧

封测环节量价提升

后摩尔时代，先进封装成为趋势。先进封装是在不要求提升芯片制程的情况下，实现芯片的高密度集成、体积的微型化，并降低成本，符合高端芯片向尺寸更小、性能更高、功耗更低演进的趋势。传统封装的功能主要在于芯片保护、电气连接，先进封装在此基础上增加了提升功能密度、缩短互联长度、进行系统重构的三项新功能。在后摩尔时代，人们开始由先前的“如何把芯片变得更小”转变为“如何把芯片封得更小”，先进封装成为半导体行业发展重点。

据Yole数据，2026年先进封装全球市场规模475亿美元,2020-2026E CAGR约7.7%。未来，随着算力需求增加催化Cowos提速渗透，叠加国内安全自主可控需求，将加速推动我国封测、设备、材料等相关产业链环节革新与国产化进程。

在先进封装的产业趋势下，传统封装的半导体封装设备多数环节会有量价齐升的逻辑，市场空间会变得非常大。同时，先进封装里面其实是引入了包括像RDL、TSV等新工艺，带来新的设备增量需求。

减薄环节。传统的半导体封装的流程中，第一道背面减薄，用的是化学机械抛光设备。在先进封装中，比如3D封装，需要把芯片叠好几层，为了让体积更加精致，需要把晶圆磨得更薄。因此减薄设备的需求量会增加。同时，为了把晶圆做薄，工艺对设备控制等各方面的要求更高，因此设备的价值量也会提高。

半导体划片环节。先进封装工艺的Chiplet，芯片的体积变小，芯片数量增多。对于半导体划片机来说，首先需要切更多的刀数，划片机的需求量肯定上升的。然后因为芯片变得更小，所以切割精度要求也变得更高。所以半导体划片机的价值量也提高，又是量价提升的逻辑，市场空间也会增大。

固晶环节。因为芯片数量变多，并且变得更小，工艺对固晶需求量增加，同时精度需求提高，也带来了价值量的提高，所以也是量价齐升的逻辑。

键合环节。半导体键合机，对于半导体键合机来说它的逻辑有点受损，先进封装倒装工艺主要是通过凸块进行连接的，不用导线。

塑封环节。在先进封装工艺中，结构更加复杂，塑封难度增加。，如果要保持原来的效率，塑封机的需求必须增加；塑封难度的增加，也带来了价值量的增加，市场规模大幅度增长。

测试、分选环节。典型的Chiplet是在一个大的芯片里面封装非常多的小芯片，在封装中，必须要保证这十多个小芯片比必须完好无缺。如果有一个芯片是坏的，整个大芯片都要一起报废。所以在先进封装里面对于测试的要求提高，而且一定是要上全检，所以也是量价齐升的逻辑。

文章来源： 巴菲特读书会周立秋，全球半导体观察，芯谋研究，半导体芯闻