最近市场传言，芯片设计公司AMD将成为三星代工厂的第一个3nm客户。由于台积电与苹果的密切关系使得AMD考虑选择三星进行3nm订单，并且同AMD一样，高通也对三星的3nm制程感兴趣。

一、3nm工艺对抗赛逐渐形成

苹果与台积电和合作已经长达十年，截止目前苹果仍然是台积电最大的客户，占台积电2020年480.8亿美元总营收的四分之一。据台积电的一份客户订单数据显示，2020年苹果获得了台积电产能的24.2%，2021年这一数字已达到25.4%。

在苹果最新发布的芯片线路图中，苹果预期在2023年发布基于3nm的第三代M系列芯片，并且依旧选择了台积电代工3nm制程。

台积电与苹果早已形成稳定的合作关系，而在考虑产能问题的AMD、高通极有可能与三星合作。

此前，由于台积电在7nm及5nm工艺上占据优势，台积电的客户数量及订单都远高于三星，苹果、高通、AMD都是其客户。凭借着优良的5nm工艺，台积电可以说是横扫天下。

但因为在7nm、5nm上竞争不足，三星选择另辟蹊径，将重点押注在3nm节点上。不仅在3nm上选择了GAA晶体管技术，合作伙伴上也取得了突破。在前两天的的三星先进代工系统论坛会上，三星官方宣布已有12家合作伙伴深入合作。当传出高通与AMD有意合作的消息后，更像是在三星3nm的布局上添上的一把火。

如今3nm工艺对抗赛逐渐形成，3nm之战一触即发。

二、3nm的决战

在半导体制程的进程中，3nm工艺是继5nm 技术之后的下一个工艺节点。晶圆制造三巨头中台积电、三星、都宣布了其3nm的研发和量产计划，而英特尔则更改了节点的度量方式，采用PPA的方式进行制程节点划分。需要注意的是，研究报告曾指出，英特尔的Intel 3（此前称5nm制程）的晶体管密度达到了三星2nm的1.76倍。量产时间节点与晶体管密度指标的比拼，使得3nm制程的对抗赛越发有看头。

3nm制程节点正在上演“三英战吕布”的戏码，明年上半年将要量产的三星3nm、明年下半年将要量产的台积电3nm、2023年下半年才会亮相的Intel 3，谁才能优先取得优势？

1、台积电

从时间节点来看，台积电的3nm制程布局时间要早于三星。在2016年，台积电就计划建设一个5nm至3nm节点的晶圆制造厂；在2017年，台积电宣布在中国台湾台南科学园开始建设3纳米半导体制造厂。

去年8月，台积电发布了其N3 3nm工艺的细节。此节点可提供比N5更完整的扩展能力，性能提升10-15%，功耗降低25-30%，密度提高70%。台积电计划在2021年进行风险生产。

而工艺的选择上，台积电的3nm芯片选择了增强的Fin FET（鳍式场效应晶体管）技术，SRAM密度增加20%，模拟密度增加10%。

今年4月，针对三星的2030蓝图计划，台积电也明确放话，今年资本支出维持原定的150亿~160亿美元，并全力冲刺延用鳍式场效电晶体(Fin FET)技术的5nm、3nm制程，预计2022年下半年量产。

2、三星

自2017年，三星正式宣布调整公司业务部门，将晶圆代工业务部门从系统LSI业务部门独立出来，成立三星电子晶圆代工厂，负责为全球客户制造逻辑芯片时，三星在晶圆代工上的赛道上算是正式参赛。

想在3nm上扳回一局的三星，不但在时间上拔得头筹，提前台积电半年量产；还采用了全新的GAAFET技术（全环绕栅极晶体管工艺）。

因为GAA技术重新设计晶体管底层结构，克服了当前技术的物理、性能极限，增强栅极控制，使得性能大大提升。

在该技术方向下，主要有纳米线、板片状结构多路桥接鳍片、六角形截面纳米线和纳米环技术四大主流方向，三星采用的是MBCFET（Multi-Bridge Channel FET），即板片状结构多路桥接鳍片。

在IEEE国际固态电路会议上，三星工程师展示了其MBCFET结构的灵活性。如何以极低的电压实现片上存储单元的写入操作，其电压可以降低数百毫伏，从而有可能大大降低未来芯片的功耗。

与5nm工艺相比，采用MBCFET晶体管结构，其面积减少了35%，性能提高了30%且功耗降低了50%。三星电子总裁兼代工业务负责人Siyoung Choi称，随着工艺成熟度的提高，三星电子3nm工艺良率正在接近目前量产的4nm工艺水平。

在三星的最新计划中，将在韩国扩建紫外光（EUV）光刻技术生产线，该技术使用波长13.5nm的极紫外光，能够制造出更精细、更清晰的电路，从而让芯片搭载更多元件，大幅度提升运算能力与效率。

3、英特尔

在3nm制程的布局上，英特尔同样布局。英特尔为其制程节点引入了全新的命名体系，市面上来说，Intel 3相当于其他厂商的3nm制程。

关于Intel 3的消息，目前不算太多。根据英特尔的制程路线图来看，Intel 3会在Intel 4之后亮相。不久前，英特尔刚公开了Intel 4的进程，表示将会第一次引入EUV光刻机，明年下半年投产，2023年产品上市。其官方网站还公开了48秒的视频，表明该加工工艺生产的晶圆检测过程，并且得出了最终的结论。根据全部检测，内部的SRAM、逻辑单元、模拟单元都符合要求，处理芯片很“健康”。

在“英特尔加速创新”线上发布会上，英特尔计划Intel 3 将在2023年下半年亮相，预计是Intel 4即7nm工艺的升级技术，同样使用Fin FET晶体管，每瓦性能将提升约18%。但没有具体的发布时间或产品名称，推测将于2024年上市。

对于GAA技术的布局，英特尔则会在20A（Intel 20A 中的 A 代表单位“埃格斯特朗”Ångström，简称埃，符号Å，是一种小于纳米的测量单位。1A = 0.1nm）工艺上使用，并且将兼备RibbonFET和PowerVia两大突破性技术。

其实，就摩尔定律关注的晶体管密度指标来看，在同一制程工艺节点上，英特尔的优势巨大。在Digitimes发布的一份研究报告，分析了台积电、三星、Intel在相同命名的半导体制程工艺节点上的晶体管密度问题。报告中，在3nm的节点上，台积电的晶体管密度大约是2.9亿个/mm2，三星只有1.7亿个/mm2，英特尔将达到5.2亿个/mm2。英特尔的晶体管密度比台积电高出了超过79％，达到了三星2倍以上。

三、3nm工艺进程受阻

不久前，The Information报导，台积电3纳米制程陷入瓶颈，可能会导致iPhone处理器连续三年（包括明年）都卡在同一制程，为苹果史上首见。对此，台积电则重申，3纳米制程按计划进行，不评论客户或市场传闻。

但这不是外界第一次传闻台积电3nm制程延期。在今年9月初，台积电曾正式确认，3nm工艺的量产会延迟3到4个月。

值得注意的是，虽然在今年上半年三星宣布其3nmGAA工艺已经成功流片，但是在三星代工论坛活动上，三星表示转移到全新的GAA技术难度很高。相对于曾经计划在2021年下半年量产芯片，三星将3nm制程延期到2022年。最近，也有路透社消息称三星电子的3nmGAA工艺目前仍面临着漏电等关键技术问题。

虽然对于外界的传闻，三星与台积电都不置可否。但从纷纷流言中可以看出，3nm工艺的落地并不是一件简单的事。

四、3nm工艺究竟难在什么地方？

实际上，每次遵从摩尔定律的提升，都需要一个关键技术。

这十年间，比较著名的关键技术就是HKMG和Fin FET了，HKMG是Intel在45nm节点引入的，可以用于改善传统二氧化硅绝缘层的漏电，随后Intel在22nm引入了Fin FET来加强栅极的控制能力。但随着芯片制程越来越小，到了3nm的节点，不同厂商对于使用何种工艺有不同的判断。

随着工艺的进展，在5nm之后，Fin FET会遇到很多问题。其不断拉高的深度和宽度之比（为了避免短沟道效应，鳍片的宽度应该小于栅极长度的0.7倍），将使得鳍片难以在本身材料内部应力的作用下维持直立形态，尤其是在能量更高的EUV制程导入之后，这样的状况会更为严重，甚至光子在如此小的尺度下将呈现量子效应从而带来大量的曝光噪音，严重影响了产品的质量和性能。另外，栅极距过小将带来不可控的情况。

但这并不代表着5nm后，不会出现采用Fin FET工艺的3nm芯片。

在综合性能、成本等因素后，台积电选择在3nm上采用Fin FET工艺。在技术大会上，台积电还表示，已经对Fin FET技术进行了重大更新，通过其工艺节点技术的另一次迭代实现性能和漏电扩展，有自信能在3nm节点以Fin FET来获得水准之上的良率。

就目前而言，Fin FET工艺还有大约3倍密度的生命力空间，也就是在密度300MTr附近Fin FET依旧是可用的，台积电最后的Fin FET工艺N3在保持Fin FET的情况下做到了250MTr/mm2的密度，到达Fin FET的极限。在2nm工艺节点，台积电将转为GAA工艺。

三星则认为Fin FET在5nm和4nm工艺节点上都依旧有效，而在3nm时代三星开始使用新的GAA技术。希望在这个节点上超越台积电。在密度上，基于GAA大约可以实现密度的再次范围，到达600MTr的密度（累计6倍）。并且三星使用的MBCFET技术，与目前采用纳米线来构造晶体管技术不同。三星MBCFET使用纳米片构造晶体管，以增加与闸极的接触面积，进而让装置整合更简单，同时增加电流。

五、芯片制程发展

现在的集成电路制造技术其核心就是光刻技术，这种方法与照相类似，就是将掩模版上的图形转移到涂有光致抗蚀剂（或称光刻胶）的硅片上。在实际工艺中，一个芯片的产生要经历几十次光刻才能完成，有些结构层甚至需要多次光刻才能形成。

在这个发展阶段，所谓的物理极限其实就是光的波长限制，所以科学家们所做的工作主要是不断降低用于曝光的光线的波长。通过这种方法，不断提高光刻分辨率，分辨率高了，同样大小的硅晶圆上，可以生产更多的芯片。

· 2001年：芯片制程工艺是130nm，例如奔腾3处理器。

· 2004年：90nm的元年。

· 2012年：制程工艺发展到22nm，此时联电、联发科、格芯等很多厂家可以达到22nm的半导体制程工艺。

· 2015年：芯片制成发展的一个分水岭，进入14nm时，联电止步于此。

· 2017年：步入10nm时代，英特尔停在了10nm，i5和i7处理器由于良率问题而迟迟无法交货。

· 2018年：7nm来临，英特尔至今无法突破，而美国另一家芯片代工巨头“格芯”，也是在7纳米处倒下的。

· 2019年：6nm开始量产。

· 2020年：制程开始进入5nm时代，进入更难的5nm，只有三星和台积电生存下来了。

1、5nm芯片的现状

第一款出货的5nm芯片，是苹果2020年10月份发布并上市的A14仿生芯片，这款SoC的晶体管数量达到118亿个，比A13多大约40%；而第二款则是集成153亿个晶体管的华为麒麟9000。

但是随着半导体技术逐渐接近物理瓶颈，晶体管尺寸的微缩越来越难。5nm的手机芯片的表现似乎并不尽人意，不仅在性能提升有限，功耗也面临“翻车”。对于普通用户来说，设备发热严重和高功耗会直接影响使用体验，芯片散热差严重时会导致芯片异常甚至失效。

主要原因是制造工艺不成熟，工艺、IC设计与功耗的不平衡。当制造工艺和IC设计不匹配时，便会造成一些问题，包括功耗、性能等。

厂商为追求更低的成本，用更小面积的芯片承载更多的晶体管，看似是达成制程越先进、芯片性能越好、功耗越低。但实际情况更复杂，有的厂商通过增加核心、也有通过设计更复杂的电路，无论是增加核心还是设计更复杂的电路，都需要面对功耗激增的问题，两者之间又需要寻找新方法进行平衡。

另外，5nm芯片的成本极高。市场研究机构IBS给出的数据显示，自28nm之后芯片的成本迅速上升：28nm工艺的成本为0.629亿美元，到了7nm和5nm芯片的成本迅速暴增，5nm将增至4.76亿美元。

在FinFET工艺之后，环绕式闸极电晶体（GAA）也开始提上议程，台积电原本计划在5nm节点上应用该技术，但考虑到综合性能和成本之后，选择继续使用FinFET工艺。让GAA的应用推迟至3nm节点上。

2、2nm已经开始研发

台积电5nm虽然已经量产，但产能还是很有限，还在持续提升中；另外3nm制程也预计在2021年风险量产，在2022年下半年量产，这次台积电内部又将2nm芯片提上了日程。据财联社消息，台积电方面近期表示，将在新的台湾研发中心运营一条先进生产线，拥有8000名工程师，该设施将专注于研究2纳米芯片等产品。有业界声音估计，台积电2nm将在2023年至2024年推出。

从诞生到现在的二十年间，FinEFT技术已经让芯片工艺节点制程最高突破到3nm。不过，3nm几乎已经逼近FinFET的极限，再往下发展，无论是鳍片距离、短沟道效应还是材料已经到达阈值，如果没有改变架构，芯片可能连物理结构都构不成。

所以，台积电的2nm制程用上了GAA技术，作为FinFET技术的演进，这也可以用来继续抑制短沟道效应的技术。但是在GAA工艺上，台积电并不是走得最快的。台积电在最新的3nm制程上还将继续沿用FinFET工艺，不过三星的3nm则选择了GAA工艺路线。

GAA是FinFET技术的演进，其四面都被栅极围绕，从而再度增强栅极对沟道的控制能力，有效减少漏电。它和FinFET有相同的理念，不同之处在于GAA的栅极对沟道的四面包裹，源极和漏极不再和基底接触。

根据设计的不同，GAA也有不同的形态，目前比较主流的四个技术是纳米线、板片状结构多路桥接鳍片、六角形截面纳米线、纳米环。三星对外介绍的GAA技术是Multi-Bridge Channel FET（MBCFET），即板片状结构多路桥接鳍片。台积电同样采用MBCFET架构。

GAA可以带来性能和功耗的降低，但成本也非常高，三星称其3nm GAA的成本可能会超过5亿美元。

3、芯片制程发展极限

随着芯片尺寸的进一步缩小，新的“物理极限”出现了。这就是我们传统计算机芯片的设计理念问题。我们都知道的，现在的电脑是基于数字电路0、1这样的逻辑电路搭建起来的。而随着芯片尺寸的减小，最小的PN结也在不断的减小。由于量子效应，PN结不能形成之前的工作状态，也就是说，不再表现出0和1这种状态，量子效应成为了数字集成电路的拦路虎。

这怎么办呢？其实，需要的不是做新的PN结出来，因为PN结已经无法再小了。科学家们做的工作是，发展下一代计算机技术：量子计算机。这种计算机的工作原理跟我们现在的计算机是不同，它是利用量子的波函数来进行计算的。它的计算逻辑不同於数字电子计算机，量子计算用来存储资料的对象是量子位元，它使用量子演算法来进行资料操作。

这种变化其实就是新的技术手段代替老的技术手段的过程。面对无法再小的数字化集成电路科学家祭出的新的手段就是量子计算，用量子计算来取代数字计算，让计算能力进入到一个新的发展阶段。

还有就是目前，芯片都是由硅为基础，在上面刻蚀电路，但是，理论研究表明，当芯片制程达到1nm的时候，量子隧穿效应，就是电子不受控制，所以这是人们很担心的问题，1nm后怎么办？目前人类马上将硅基材料的性能压缩到了极限，所以更换材料已经被提上日程，目前最有希望的便是二硫化钼（MoS2）。

硅和二硫化钼都有晶体结构，但是二硫化钼对于控制电子的能力要强于硅，众所周知，晶体管由源极，漏极和栅极，栅极负责电子的流向，它是起开关作用，在1nm的时候，栅极已经很难发挥其作用了。而通过二硫化钼，则会解决这个问题，而且二硫化钼的介电常数非常低，可以将栅极压缩到1nm完全没有问题。

1nm是人类半导体发展的重要节点，可以说，能不能突破1nm的魔咒，关乎计算机的发展，虽然二硫化钼的应用价值非常大，但是，目前还在早期阶段，而且，如何批量生产1nm的晶体管还没有解决，但是，这并不妨碍二硫化钼在未来集成电路的前景。

4、持续加码先进制程是一场冒险？

当前，芯片由先进制程带来的性能、功耗回报正在显著降低。近几个月，搭载5nm制程工艺SOC的智能手机陆续上市。从这些手机的实际表现来看，无论是台积电的5nm FinFET工艺，抑或三星的5nm LPE工艺，性能、功耗提升都未能满足市场预期。

三星方面，功耗翻车的问题比较突出。采用三星5nm LPE工艺的骁龙888处理器和上代产品骁龙865处理器对比，单核功耗和多核功耗明显增加，能效表现上大幅下降。

台积电方面，快步推进的5nm，实际性能提升有些拉胯。以苹果A系列处理器为例，同样基于台积电7nm制程，A13处理器相比A12处理器CPU性能提升20%、GPU性能提升20%；而基于台积电5nm制程的A14相比A13，CPU 性能方面提升大约在16.7%左右，GPU性能提升则大约在8.3%左右。

也就是说，在苹果A系列处理器上，5nm制程进步带来的进步，很可能还比不上苹果自己对处理器架构的优化升级。虽然有一些业内人士猜测，这是由于5nm初期良品率不高，苹果A14屏蔽了一些核心。但同样采用台积电5nm工艺的麒麟9000，其功耗控制较之官方数据也存在较大差异。

5nm先进制程工艺的实际表现普遍称不上令人满意，对于当前阶段使用5nm工艺的产品而言，其营销价值或许要远远超过先进制程本身的实用价值。

更加令人感到不安的是，在当前台积电5nm制程工艺的实用价值都很成问题的情况下，台积电还在持续加大对下一代制程节点3nm工艺的研发投入。在近日的财报会议上，台积电管理层宣布2021年计划将年度资本开支从2020年的170亿美元大幅提升到250亿至280亿美元，增幅将达到45%至63%，其中约80%将用于3nm工艺研发，这意味着，台积电今年将会有超过150亿美元的资本支出投向3nm工艺。

而根据台积电此前公布的计划，他们的3nm工艺，计划在今年风险试产，2022年大规模量产。也就是说，按照台积电的规划，明年在市场上我们就可以看到一些搭载台积电3nm工艺的产品。

这依然符合台积电近几年来的先进制程升级换代节奏，然而从产品的实际表现来看，高昂的代价并没能完美实现预期中的效果。换而言之，台积电现在很可能已经触碰到了资本投入和技术实现之间的一个瓶颈，忽视这一瓶颈而又急切想要实现3nm先进制程工艺的台积电，其实已经陷入了一场极限技术冒险。

写在最后

芯片生产各大环节中，中国目前最薄弱的就是制造领域。

当台积电、三星迈入3nm时代，大陆最强的中芯国际仍卡在7nm，这意味着大陆在芯片制造领域的差距再次被拉大。

归根到底，芯片是一个投资大、周期长的行业，就像一场超长马拉松，和我们以前了解的楼市、互联网截然不同。

要想在这种硬科技领域做出突破，靠的不是口号和情绪，而是经年累月的人才、资金投入，这与国家重视高端制造的新发展格局不谋而合。

属于硬科技的时代才刚刚开启，希望市场给予国产产业链充分的时间、空间来成长！

无论选择那种工艺，3nm制程必然都是困难的。3nm的对抗赛还在继续，不到市场正式出现3nm制程芯片，一切都只是暗潮汹涌。如果三星靠3nm扳回一局，那么全球的芯片将再次迎来新变局，台积电的选择是否能守住代工一哥的擂台，英特尔能借着Intel 3重回巅峰吗？

3nm的决战已经正式开始。

来源：蒋东文，半导体产业纵横，半导体芯科技 SiSC