DRAM 技术一直发展到 10nm 制程以下，导入 ASML 独门秘技极紫外线 EUV 光刻机已是业界共识。现今韩系存储大厂三星、SK 海力士，以及美系存储大厂美光都朝此方向前进; 三星的 14nm DRAM 开始导入 EUV 技术进入量产、SK 海力士使用 EUV 生产 1a 制程的 DRAM、美光也将在 10nm 的 1γ 节点中导入 EUV 光刻技术。

谈到一台一亿欧元天价的 EUV 机台，绝对会触碰到国内半导体产业心中的“共同遗憾”。

若说半导体产业有哪些卡脖子的技术，EUV 光刻机无法进口到国内，足以让国内先进制程芯片的制造“致命”。在逻辑制程（晶圆代工）方面，已经让中芯国际退居到 14nm、28nm 制程，暂时把 7nm 制程以下的先进制程制造放一边。

在存储技术方面，国内的 NAND Flash 技术可以尽情冲刺追赶国际大厂的水平，是因为 3D NAND 堆叠技术的特性不需要用到 EUV 机台。反之，当 NAND Flash 晶体管从 2D 变成 3D 架构，对于半导体设备的最大转变，是需要用到大量的薄膜机台和等离子刻蚀机台，EUV 光刻机反而不是主角。这一点给了中国 NAND Flash 技术的追赶机会。

发展 DRAM 技术，有没有可能做到完全不需要用到 EUV 光刻机，就可以做出比肩三星、SK 海力士、美光等国际大厂的技术水平？ 这个技术方向在过去，答案或许是否定的。不过，日前一家新型存算一体芯片技术公司的技术突破，或许会让所有的不可能，转换为无限可能。

在刚刚举行的中国国际半导体技术大会 CSTIC 2022 中，芯盟科技 CEO 洪沨在会议中宣布了基于 HITOC 技术的 3D 4F² DRAM 架构的问世。

“基于 HITOC 技术的 3D 4F² DRAM 架构”，对外界而言是非常陌生的技术。在解释何为 HITOC 技术？以及何为 3D 4F² DRAM 架构之前，先来提出一个非常关键点：基于 HITOC 技术所开发的全新架构的 3D 4F² DRAM 芯片，最大特点是不需要用到 EUV 光刻机，也不需要多重图形曝光 SAQP（Self-Aligned Quadruple Patterning）的步骤，这可以大幅减少成本，更重要的是，避免技术往前突破的同时，设备被国外制造商卡脖子。

这是芯盟继 2020 年发布存算一体 AI 芯片 SUNRISE 后，在单芯片异构集成技术领域，又一次的重大创新突破。

芯盟在 2020 年 9 月首次发布全球第一款基于 HITOC 架构的高性能存算一体 AI 芯片 SUNRISE，此芯片目前已成功应用于晶圆厂生产线智能缺陷分类系统领域。 再者，高性能计 HPC 公司豪微科技在最新流片成功的布谷鸟 2（cuckoo 2）芯片上，采用的芯盟的HITOC技术，实现了大容量存算一体 3D 架构。

芯盟这次把 HITOC 技术架构，使用在 DRAM 设计上。

什么是 HITOC 技术？

芯盟科技表示，HITOC 技术（Heterogeneous Integration Technology on Chip）技术是运用先进的晶圆对晶圆（Wafer-on-Wafer）和晶粒对晶圆（Die-on-Wafer）混合键合（Hybrid Bonding）制造工艺，将不同类型的 wafer 或 die 上下对准贴合，以实现真正的三维异构单芯片集成。

芯盟科技当前基于 Wafer-on-Wafer 的 HITOC 技术产品，已经导入市场应用，Die-on-Wafer 和 Multi-Wafer-on-Wafer 的 3D 堆叠产品正在研发中。

芯盟也将 HITO C技术应用到先进 DRAM 开发中，提出一种全新的 3D 4F² DRAM 架构。首先，芯盟创新性地设计并实现了垂直沟道阵列晶体管（VACT）。

VACT 架构中的晶体管采用了镜像设计，相邻的两个晶体管中心对称。其中单晶硅体之间通过绝缘材料结合气隙隔绝的方法分隔开来，同时通过高精密度光刻和刻蚀工艺，严格控制单晶硅沟道的厚度，保证其厚度小于一定数值以使此晶体管在开启时沟道为全耗尽型，降低了 DRAM 缺陷 “Row Hammer” 效应的影响。

然后，是利用三维 HITOC 技术的特点，将存储单元在 Array Wafer 中垂直竖起，并把存储单元电容和位线置于 Array Wafer 的上下两边，这是 4F² 能够真正实现的关键因素。

再者，将传统 DRAM 架构中的存储阵列 Array 和主要的 CMOS 逻辑电路分开设计，分别制造在两片独立的晶圆上，最终用 HITOC 技术集成为 3D 4F² DRAM 单芯片。

对存储产业有一些了解的人，对于这样的技术想必不陌生，这与存储的 g 技术就像是双胞胎兄弟，都是朝后端封装下手来突破摩尔定律的限制，并且走出一条不一样的技术道路，为国内的先进制程技术带来重大突破。

因此，未来芯盟突破性的 3D HITOC 4F² DRAM 架构产品是否会在存储生产，值得关注。因为存储有成熟前大量生产 g 技术的经验，复制到 3D HITOC 4F2 DRAM 芯片制程的生产会最为合适。

芯盟也简述了 3D HITOC 4F2 DRAM 架构的几项重要优势：

第一，更低的位线电容，提升了感应冗余度，降低了 CMOS 设计的难度;

第二，更低的字线延迟，使得高频率 DRAM 设计更加简单;

第三，CMOS 独立在一片晶圆上设计，不受Array工艺制程的限制，具有更为充分的发挥空间;

第四，更低的成本，该架构的单个 Array 晶体管面积和传统 DRAM 相比减少 33%，且制程和当前半导体制程兼容，所需的双重曝光 SADP 工艺次数较传统工艺大大减少，无须昂贵的多重曝光 SAQP 和 EUV 工艺;

第五，更好的技术延展性，传统 DRAM 的发展受限在大尺寸微缩的同时，SN（Storage Node）电容值下降过快，导致设计难度增大，HITOC DRAM 架构设计对 SN 电容值的敏感度更低，SN 制程复杂度和高K介质的K值要求均低于传统 DRAM 架构，所以未来 HITOC DRAM 的微缩空间更大。

从目前的信息可知，基于创新的 HITOC 技术的 3D 4F² DRAM 架构，从后端封装另辟蹊径，可以走出一条与传统 DRAM 架构不一样的道路。但目前还不知道的另一个关键点是：利用HITOC 技术 3D 4F²设计生产出来的 DRAM芯片，可以对标到国际大厂多少纳米nm的技术？可以直接进入10nm以下吗？

一来可以避免传统 DRAM 设计和制造上的专利壁垒，二来不需要 EUV 光刻机不但可以大幅节省生产成本，更可以避开国际大厂卡脖子的状况，对于现阶段的芯片技术发展，会是一个很重要的突破信号点。

除了芯盟的HyeITOC技术，行业内也有不少企业另辟蹊径，绕开EUV光刻机瓶颈，走出不一样的道路，但却都能到底同一个目的地。

佳能NIL 省钱小能手

佳能在上世纪输出还是很猛的，在1970年发售了日本首台半导体光刻机PPC-1；1975年发售的FPA-141F光刻机，在世界上首次实现了1微米以下的光刻；1984年推出了FPA-1500FA，分辨率为 1.0 μm；1994 年发布第一款 FPA-3000 系列，配备了分辨率为 0.35 μm 的 i-line 镜头，是当时世界上分辨率最高的镜头之一。

算了算，今年是佳能正式投入半导体光刻机领域的第52周年，在上世纪被著名的干湿路线之争绊了一跤之后，佳能就有些赶不上ASML的步伐了。如今，佳能专注于低端产品，官网显示，佳能出售的光刻机涉及i-line到KrF级别，并没有浸入式光刻机，与EUV光刻机区别就在于光源波长的不同，EUV 技术所使用的光源波长为13·5纳米，而KrF技术则是248纳米，i线光源波长是365纳米。众所周知，对于光刻机来说，所用光源波长越短，越能描绘微细线宽的半导体电路。所以能感受到两者之间的差距了吧。

在EUV领域想要赶超ASML几乎是不可能的了，那不如就换个方向，而佳能选中的就是“纳米压印光刻（NIL）”。佳能官方对NIL是这么介绍的，这种方法具有简单、紧凑、能够以低成本制造芯片的优点。

确实，相比EUV光刻机复杂的结构以及难以提高生产率，NIL 只需要将形成三维结构的掩膜压在晶圆上被称为液体树脂的感光材料上，同时照射光线，一次性完成结构的转印的方法。不需使用EUV光刻机，也不需要使用镜头，而且还可以将耗电量可压低至EUV技术的10%，并让设备投资降低至仅有EUV设备的40% ，可以说是“省钱小能手”。

官方消息显示，佳能早在2004 年就开始研发NIL技术，2014年美国分子压印公司（现佳能纳米技术）加入佳能集团的消息公开，明确表示将使用纳米压印法进行开发。2021 年春季，大日本印刷在根据设备的规格进行了内部模拟，发现在电路形成过程中每个晶片的功耗可以降低到使用EUV曝光时的大约1/10，根据大日本印刷的说法，NIL量产技术电路微缩程度则可达5nm节点。2017 年 7 月，佳能纳米压印半导体制造设备“FPA-1200NZ2C”设备交付给东芝存储器四日市工厂。

在佳能开发人员首藤真一看来，这种纳米压印设备是一种将创造未来的设备。未来，半导体会变得更精细，不仅会被封装在智能手机中，未来还会被用作贴纸，比如贴在人体皮肤上或隐形眼镜上。他相信只有纳米压印方式才能以客户要求的成本和速度实现这一点。

从目前透露的消息来看，和佳能共同开发的NIL技术的铠侠已掌握NIL 15nm的制程量产技术，目前正在进行15nm以下技术研发，预计2025年进一步达成。不过佳能方面还未透露出设备量产的消息，实用化的时期还不明确，我们可以期待下。

尼康，ArF液浸打磨

说完了佳能，再来聊聊尼康。尼康在上世纪末是当之无愧的光刻机巨头，从 80 年代后期至本世纪初，尼康光刻机市场占有率超50%，代表着当时光刻机的最高水平。这点从尼康官网半导体光刻系统历史发展也可以看出，1980年出货 NSR-1010G（分辨率：1.0 µm），从1984年开始，几乎每年都会出货至少1款光刻机。

到了1999年，除了推出世界第一台干式ArF扫描仪NSR-S302A（分辨率≦180 nm）外，尼康还推出了NSR-SF100（分辨率≦400nm）；NSR-S204B（分辨率≦150nm）；NSR-2205i14E2（分辨率≦350nm）；NSR-S305B（分辨率≦110nm）四款设备，销售的半导体光刻系统数量达到 6,000 台。

那时候尼康的光辉事迹密密麻麻可以写满了好几页，不过，和佳能一样，本世纪初的那场干湿路线之争成为了转折点。如今的尼康虽然凭借多年技术积累位居光刻机二线供应商地位，但份额已经极大的缩小了。2021年度，Nikon光刻机业务营收约112亿元人民币，出货了29台集成电路用光刻机，较2020年减少4台。

目前，在光刻机技术方面，尼康主推ArF浸没式技术，大部分精力都在Arf和i－line光刻机领域。ArF光刻机也就是DUV光刻机，光源波长达到193nm，波长的限制使得DUV无法实现更高的分辨率，因此DUV只能用于制造7nm及以上制程的芯片。

不过这也说明了，相比佳能，尼康的光刻机更先进一点。虽然DUV光刻机也是ASML的专场，但尼康仍然有野心追赶ASML，专注于研发ArF液浸。尼康官网提到下一代光刻系统是这么说的：随着小型化的进展，达到了阻止现有光刻技术处理较小尺寸的理论障碍，这个问题的解决方案是浸入式光刻技术，尼康将其整合到其半导体光刻系统中。

尼康常务执行董事滨谷正人曾断言，“ArF液浸作为尖端曝光装置使用的电路尺寸是主战场”。2018年，尼康推出了NSR-S635E ArF 浸没式扫描仪，该光刻机专为5nm工艺制程量产而开发，确保出色的聚焦稳定性并最大限度地减少缺陷以提高产量，以每小时高达 275 个晶圆的超高通量优化可负担性。

到了2021年10月，尼康宣布开发NSR-S635E进阶版——NSR-S636E ArF 浸没式扫描仪，将提供卓越的覆盖精度和超高吞吐量，以支持最关键的半导体设备的制造，预计将于 2023 年开始销售。虽然尼康并未公布S636E更多的参数，但是作为NSR-S635E进阶版，量产5nm芯片应该不在话下。

同佳能一样，在芯片热潮的带动下，尼康对光刻机业绩也给了很大的期望。今年3月，尼康发布了2022年度半导体曝光装置销量，预计将超过2019年度的业绩45台，将比2021年度的预测上增加13台以上，达近10年最高销量。此外，尼康今后将以物联网的发展为背景，建设半导体新工厂，预计到2024年度为止，销售台数都将保持稳定。

结合尼康下一代光刻机的推出时间，我们可以期待两年后的尼康会有怎样的变化。

虽然高精端光刻机市场几乎被ASML垄断，但不乏有优秀的人才总想打破这种垄断，相信不久后的将来，我国也能自产出更好的光刻机，我国的半导体事业再也不用被人掐着脖子！

文章来源： 问芯Voice，半导体行业观察