继4月5日公开“一种芯片堆叠封装及终端设备”专利后，华为技术有限公司近日又公开了2项芯片相关的发明专利。

华为再公开2项芯片堆叠封装专利

5月6日，国家知识产权局官网公开了华为申请的2项芯片相关专利——“一种多芯片堆叠封装及制作方法”和“芯片堆叠封装结构及其封装方法、电子设备”，申请公布号分别为CN114450785A和CN114450786A。

1、“一种多芯片堆叠封装及制作方法”

该专利涉及芯片技术领域，不仅能够解决多芯片的应力集中问题，还能够以进行更多层芯片的堆叠。

该多芯片堆叠封装包括：

沿第一方向堆叠设置的第一芯片(101)和第二芯片(102)，其中所述第一芯片(101)内沿所述第一方向开设有第一导电通孔(31)，所述第二芯片(102)内沿所述第一方向开设有第二导电通孔(32)；

设置于所述第一芯片(101)和所述第二芯片(102)之间的第一再布线层(21)，且所述第一再布线层(21)的两侧分别与所述第一芯片(101)的表面和所述第二芯片(102)的表面固定，其中所述第一导电通孔(31)和所述第二导电通孔(32)通过所述第一再布线层(21)导通，所述第一导电通孔(31)和所述第二导电通孔(32)错开设置。所述多芯片堆叠封装及制作方法用于芯片的制造。

2、“芯片堆叠封装结构及其封装方法、电子设备”

该专利为一种芯片堆叠封装结构(100)及其封装方法、电子设备(1)，涉及电子技术领域，用于解决如何将多个副芯片堆叠单元(30)可靠的键合在同一主芯片堆叠单元(10)上的问题。

芯片堆叠封装结构(100)，包括：

主芯片堆叠单元(10)，具有位于第一表面上的绝缘且间隔设置的多个主管脚(11)；

第一键合层(20)，设置于第一表面上；第一键合层(20)包括绝缘且间隔设置的多个键合组件(21)；

多个键合组件(21)中的每个包括至少一个键合部(211)，任意两个键合部(211)绝缘设置，且任意两个键合部(211)的横截面积相同；

多个键合组件(21)分别与多个主管脚(11)键合；

多个副芯片堆叠单元(30)，设置于第一键合层(20)远离主芯片堆叠单元(10)一侧的表面；

副芯片堆叠单元(30)具有绝缘且间隔设置的多个微凸点(31)；

多个微凸点(31)中的每个与多个键合组件(21)中的一个键合。

华为攻克堆叠技术，绕开光刻机“大山”

被美国四面围堵后，华为并没有妥协退缩，反而越战越勇。竟然国内没有EUV光刻机生产先进制程芯片，那就只能绕开EUV 光刻机进行突破，毕竟路是人走出来的，芯片是人造出来的。

日前，华为就放出了多项绕开EUV 光刻机进行突破的技术，第一就是堆叠芯片。自从苹果前段时间放出的M1 Ultra芯片之后，才让所有人意识到，华为当初放出的堆叠芯片技术并不是“理想”而是实打实的新专利。

因为这种技术能够利用1+1＞2去提高芯片性能，同时还能降低成本。毕竟随着硅芯片“摩尔定律”不断接近天花板，那么再往下研发不仅需要投入巨大的人力物力，在芯片的性能上也提高不多。

反而苹果放出这款M1 Ultar芯片，苹果把两颗M1芯片堆叠起来，然后通过封装技术去实现对接，呈现出更高性能的芯片。也让所有人都明白了当初华为放出的芯片堆叠这条路是可行的。

其实说到底，堆叠芯片就是利用先进的封装技术去绕开EUV的“紧固”，放出高性能的芯片。对于堆叠技术并不陌生，因为在很久之前，英特尔和英伟达都推出过相关的芯片。只不过苹果的M1 Ultra芯片是作为最高性能呈现在大众视野。

而华为也曾经发表过相关消息，表示未来会加强对于堆叠技术的突破，利用堆叠、面积去提高芯片性能。

堆叠技术竞争激烈

台积电/三星/英特尔等火力全开

据了解，3D堆叠技术是利用堆叠技术或通过互连和其他微加工技术在芯片或结构的Z轴方向上形成三维集成，信号连接以及晶圆级，芯片级和硅盖封装具有不同的功能，针对包装和可靠性技术的三维堆叠处理技术。

该技术用于微系统集成，是在片上系统（SOC）和多芯片模块（MCM）之后开发的先进的系统级封装制造技术。

当前，台积电、英特尔、三星等国际半导体厂商都开发了自己的3D芯片封装技术。

例如，英特尔于2018年底推出了业界首创的3D逻辑芯片封装技术——Foveros；三星在2018年推出了名为“X-Cube”的3D IC封装技术；台积电则将旗下SoIC、InFO及CoWoS等3D IC技术平台进行整合，并命名为“3D Fabric”。

今年3月初，苹果发布了迄今为止最强大的芯片——M1 Ultra，该芯片整合了两块M1 Max芯片，包含高达1140亿个晶体管，而这也再次说明了先进封装技术方向的正确性。

在芯片堆叠封装领域，面对高手林立的竞争者，华为似乎也早已加入“战局”。

芯片堆叠技术能否帮助华为渡过燃眉之急

就在不久前举办的华为2021年业绩发布会上，时任华为轮值董事长的郭平表示，未来华为可能会采用多核结构的芯片设计方案，以提升性能。同时，采用面积换性能，用堆叠换性能，使得不那么先进的工艺也能持续让华为在未来的产品里面，能够具有竞争力。

其中的面积换性能、堆叠换性能，指的大概就是芯片堆叠技术了。显然对于这项技术，华为予以厚望。

同时在上个月召开的华为折叠屏及全场景新品发布会中，华为常务董事、终端BG CEO、智能汽车解决方案BU CEO余承东更是公开表示，当前华为手机的供应得到了极大地改善，去年华为手机供应很困难，而今年华为手机开始回来了，所以大家想买华为产品，华为手机都能买到，这是一个最大的好消息。

如果余承东没有说“大话”，那么可以大胆的推测，华为在今年开始逐步解决芯片供给问题，而解决供应问题的一项方法便是采用芯片堆叠技术。

就如同Graphcore的AI芯片Bow一样，能够使7nm芯片通过堆叠技术之后性能要强于5nm。苹果公司在今年的春季发布会上，便带来了一款名为“M1 Ultra”的芯片，该苹果采用特殊的封装工艺，将两块M1 Max芯片串联到了一起，从而实现了90%的性能提升。

显然，华为也可以通过类似方法让低制程芯片也焕发出新的生机，从而得到更高的性能表现，实现让华为的产品具备一定市场竞争力的承诺。在一定程度上来说，使用芯片堆叠技术，的确能够帮助华为解决无法获得先进制程芯片下，产品竞争力缺失的问题。

文章来源：讲者普拉斯，电子发烧友， 全球半导体观察