近日，有台湾地区媒体报道，台积电已将2.5D封装技术CoWoS（Chip On Wafer On Substrate）业务的部分流程（On Substrate，简称oS）外包给了OSAT厂商，主要集中在小批量定制产品方面。而类似的合作模式预计将在未来的3D IC封装中继续存在。

CoWoS技术先将芯片通过Chip on Wafer（CoW）的封装制程连接至硅晶圆，再把CoW芯片与基板连接（oS）。

台积电拥有高度自动化的晶圆级封装技术，而oS流程无法实现自动化的部分较多，需要更多人力，而日月光（ASE）、矽品、安靠（Amkor）等顶尖OSAT厂商在oS流程处理方面的经验更多。

在过去几年里，台积电已经陆续将部分封装业务的oS流程外包给了上述OSAT厂商，包括使用FOWLP和InFO封装工艺的HPC芯片。

消息人士称，在封装业务方面，台积电最赚钱的是晶圆级SiP技术，如CoW和WoW，其次是FOWLP和InFO，而oS的利润最低。由于异构芯片集成需求显著增长，预计台积电会将更多的低利润封装业务交给OSAT。

无论以上消息是否属实，在制程工艺进步艰难的当下，先进封装的重要性愈加凸出，而台积电作为领先企业，其先进制程和封装高度融合能力将引领今后几年的芯片封装市场，相应举动对市场格局也会产生影响。

先进封装市场快速升温

Yole预测，2017——2022 年，全球先进封装技术：2.5D&3D，Fan-out，Flip-Chip的收入年复合增长率分别为28%、36%和8%，而同期全球封测行业收入年复合增长率为3.5%，明显领先于传统封装市场。2021年，OSAT厂商将花费不低于67亿美元用于先进封装的技术研发、设备采购和基础设施建设。此外，不只是OSAT，台积电和英特尔也在先进封装上花费巨大。

在这场竞赛中，最抢眼的有5家企业，分别是日月光、台积电、英特尔、Amkor和江苏长电（JCET）。其中，台积电计划在2021年斥资25亿至28亿美元，以基于其 InFO、CoWoS 和 SoIC 的产品线来建设封装厂。Yole估计，台积电在2020年从先进封装中获得了36亿美元的营收。

另外，OSAT霸主日月光宣布，将向其晶圆级封装业务投入20亿美元；英特尔则宣布，将在美国亚利桑那州投资200亿美元建设晶圆厂，并扩大其在亚利桑那州和俄勒冈州工厂的Foveros/EMIB封装业务，此外，还将投资先进封装的合作项目，这方面的合作对象主要是台积电。

先进封测技术可以提高封装效率、降低成本、提供更好的性价比。目前来看，先进封装主要包括倒装（Flip Chip）、凸块（Bumping）、晶圆级封装（Wafer level package）、2.5D封装、3D封装（TSV）等技术。先进封装在诞生之初只有WLP、2.5D和3D这几种，近年来，先进封装向各个方向快速发展，而每个开发相关技术的公司都将自己的技术独立命名，如台积电的InFO、CoWoS，日月光的FoCoS，Amkor的SLIM、SWIFT等。

在中国大陆地区，2015年以前，只有长电科技能够跻身全球前十，而在2017年，三家封测企业营收分别增长 25%、28%、42%。长电科技一跃成为全球OSAT行业中收入的第3名。

在技术储备方面， 在大陆三大龙头封测企业当中，长电科技的先进封装技术优势最为突出。据悉，其掌握了Fan-out eWLB（embedded wafer level BGA），WLCSP（wafer-level chip scale packaging），SiP，Bumping，PoP（package on package）等高端封装技术。

高速增长背后的“推手”

从发展必要性出发，先进封装的优点是显而易见的：

新的先进封装可以跨过技术瓶颈。因为利用新节点生产，其光罩尺寸相关的设备需求不容易满足，生产成本大幅提升，晶体管持续小型化的经济效益不突出。

并非每个逻辑功能(IP)都需要相同的工艺节点。所以通过小芯片(Chiplet)的形式，利用IP模块化方法设计新SiP，实现异构整合，会比SoC更有优势。

传统IC封装设计周期长，需要预定义/固定的机械结构，解决热、电、电磁的方法虽然较容易，但速度与运算效能不容易提升。

最新的2.5D/3D-IC、FOWLP封装技术，正在进行的关于Chiplet标准交换格式的讨论，如(AIB、BoW、HBM等)，都有助于下一代多芯片或异构整合(HI)设计所需的电路板设计开发，对于人才的招募与专业知识积累也较容易。

下图呈现的是半导体封装技术的“范式跃迁(Paradigm Change)”趋势，其核心要义就是“封装正从PCB向IC靠近”。一些新的技术与趋势，例如异构整合与多芯片(Chiplets)封装、SiP取代SoC、TSV/FOWLP技术、2.5D/3D芯片堆叠，正成为“传统封装”与“先进封装”的主要差异点。

图片来源：Cadence

目前来看，一方面，在最新节点上设计SoC需要庞大的工程团队，找齐所有必需的专家对系统和软件公司来说并不容易;另一方面，“并不是所有的应用都需要SoC芯片”。以5G、汽车电子、物联网设计中所需的模拟/射频部分为例，其所占面积几乎未受益于工艺尺寸缩小，65nm似乎是最佳的工艺节点。同时，USB/摄像头/以太网等功能都需要针对新节点制程重新设计。

不过，以上这些是从生产制造角度出发得出的观察，先进封装真正影响的，其实是设计者的思考模式与工作方法。原因有二，一是因为芯片代工厂(Foundry)与封装测试厂(OSATs)都提供不同的先进封装解决方案，用户选择更多;二是制造商各自都在推动不同的参考流程、PDK和ADK(组装设计套件)供客户选择，产品开发周期与良率都有改善。

异构计算对先进封装技术的推动同样不可小觑。当前，要解决算力增长问题，除了继续通过CMOS微缩来提高密度之外，能够将不同制程/架构、不同指令集、不同功能的硬件进行组合的异构计算，也已经成为解决算力瓶颈的重要方式。而先进封装的出现，不但能够快速达到芯片需要的功耗、体积、性能的要求，降低成本，易于实现。同时，也能够更好地提高芯片内集成密度，且灵活度高、发展空间大。

我们甚至可以这样认为，“极致的异构集成，就是将越来越小的IP和越来越小的区块集合在一起，这就是封装技术的未来趋势。

不过，尽管目前业内普遍使用“先进封装”一词来描述半导体产品从二维到三维发展，或者从单一芯片封装到多个甚至多种芯片封装在一起的状态。但也有不少业内专家表示，“科学技术是持续进步的，所谓先进也是相对的，‘先进封装’与‘传统封装’间是否存在一条明确的分界线尚难以确定，特别是对日新月异的半导体产业而言。”未来，随着封装技术的连续性演进，与之相配合的工具会变得更加复杂，需要整个生态系统一起朝前推进，一起高效的不断优化，真正释放“先进封装”的性能。

5G需求最强烈

随着手机越来越轻薄，在有限的空间里要塞入更多组件，这就要求芯片的制造技术和封装技术都要更先进才能满足市场需求。特别是在5G领域，要用到MIMO技术，天线数量和射频前端（RFFE）组件（PA、射频开关、收发器等）的数量大增，而这正是先进封装技术大显身手的时候。

目前来看，SiP技术已经发展到了一个较为成熟的阶段，由于SoC良率提升难度较大。为了满足多芯片互联、低功耗、低成本、小尺寸的需求，SIP是一个不错的选择。SiP从封装的角度出发，将多种功能芯片，如处理器、存储器等集成在一个封装模块内，成本相对于SoC大幅度降低。另外，晶圆制造工艺已经来到7nm时代，后续还会往5nm、3nm挑战，但伴随而来的是工艺难度将会急剧上升，芯片级系统集成的难度越来越大。SIP给芯片集成提供了一个既满足性能需求又能减少尺寸的解决方案。

而为了满足5G的需求，在SiP的基础上，封装技术还在演进。通过更先进的封装技术，可解决产品尺寸过大、耗电及散热等问题，并利用封装方式将天线埋入终端产品，以提升传输速度。

以5G手机为例，应用讲究轻薄短小、传输快速，且整体效能取决于核心的应用处理器（AP）芯片，而随着5G高频波段的启用，负责传输信号的射频前端（RFFE）和天线设计也越来越复杂，需要先进封装技术的支持。

竞争加剧

近几年，虽然排名前十的厂商一直未有大的变化，但是它们之间的竞争激烈程度与日俱增，特别是市场对先进封装技术的需求量快速增长，这也逐渐成为了优秀封测企业的试金石。不仅是传统的OSAT封测企业，近些年，一些IDM和晶圆代工厂也在企业内部大力发展封测业务，以提升其生产效率和自主能力，而且，这些企业研发的一般都是先进的封测技术。在这类企业中，典型代表就是台积电、三星和英特尔。

如台积电的InFO（Integrated Fan-Out），就是其标志性技术。另外还有CoWoS（Chip on Wafer on Substrate）封装技术。该技术是为解决能耗问题而发展出的2.5D封装解决方案。此外，台积电还在研发和推广其3D封装技术——SoIC。

近些年，为了提升综合竞争力，三星也在发展先进封装技术，但与台积电相比还是有差距。代表技术是“面板级扇出型封装”FOPLP)，FOPLP是将输入/输出端子电线转移至半导体芯片外部，提高性能的同时，也能降低生产成本。

英特尔自研的先进封装技术是EMIB（嵌入式多芯片互连桥接）2D封装 和 Foveros 3D封装。此外，还有用于以上封装的先进芯片互连技术，包括Co-EMIB、ODI和MDIO。

有了IDM和晶圆代工厂的加入，封测业的竞争或许将更加激烈，在多方势力的竞逐下，在不久的将来，不知道传统OSAT封测企业的格局是否会被打破。

台积电与三星之争

先进制程工艺对封装提出了更高要求，或者说，先进封装在一定程度上可以弥补制程工艺的不足。因此，最近几年，台积电和三星不断在3D先进封装技术方面加大投入，争取把更多的先进技术掌握在自己手中。

在台积电2021 线上技术研讨会期间，该公司披露了3DFabric系统整合解决方案，并将持续扩展由三维硅堆栈及先进封装技术组成的3DFabric。

台积电指出，针对高性能运算应用，将于2021年提供更大的光罩尺寸，以支持整合型扇出暨封装基板（InFO_oS）和CoWoSR封装方案，运用范围更大的布局规划来整合chiplet及高带宽内存。

此外，系统整合芯片方面，芯片堆栈于晶圆之上的版本预计今年完成7nm的验证，并于2022年在崭新的全自动化晶圆厂开始生产。

针对移动应用，台积电则推出了InFO_B解决方案，将移动处理器整合于轻薄精巧的封装之中，提供强化的性能和功耗效率，并且支持移动设备芯片制造厂商封装时所需的动态随机存取内存堆栈。

台积电还将先进封装的业务拓展到了日本，这也需要一笔可观的投资。日本经产省表示，台积电将在日本茨城县筑波市设立研发据点，总经费约370亿日元，日本政府将出资总经费约5成予以支持。据悉，拥有领先封装技术的日本企业Ibiden、半导体装置厂商芝浦机械（Shibaura Machine ）等与半导体有关的约20家日本企业有望参与研发，重点就是“小芯片”和3D封装技术。

三星研发的3D封装技术为X-Cube，该技术利用TSV封装，可让多个芯片进行堆叠，制造出单一的逻辑芯片。

三星在7nm制程的测试过程中，利用TSV 技术将SRAM 堆叠在逻辑芯片顶部，这也使得在电路板的配置上，可在更小的面积上装载更多的存储单元。X-Cube还有诸多优点，如芯片间的信号传递距离更短，以及将数据传送、能量效率提升到最高。

三星表示，X-Cube可让芯片工程师在进行定制化解决方案的设计过程中，能享有更多弹性，也更贴近他们的特殊需求。

日月光巩固龙头地位

2020年至今，日月光在先进封装研发方面取得了多项成果，具体包括：覆晶封装方面，实现了7nm/10nm芯片制程技术认证，14nm/16nm铜制程/超低介电芯片覆晶封装应用、银合金线于混合式覆晶球格阵列式封装技术；焊线封装方面，开发了第二代先进整合组件内埋封装技术、超细间距与线径铜/金焊线技术，移动式存储技术、晶圆级扇出式RDL 打线封装；晶圆级封装方面，有扇出型30um芯片厚度研磨前切割技术、8 Hi HBM CPD晶圆高精准度(+/-2um)研磨技术、晶圆穿导孔、玻璃基板封装、晶圆级芯片尺寸六面保护封装技术开发、扇出型PoP芯片产品开发、晶粒贴合晶圆制程技术；先进封装与模组方面，开发了低功耗天线设计与封装技术、可弯曲基板及封装技术、双面薄化无线通讯模组技术、5G天线封装等；面板级封装方面，开发了扇出型动态补偿光罩之面板级封装技术。

在此基础上，日月光将在2021年持续扩大先进制程与产能规模，特别是在5G、SiP、感应器、车用电子及智能型装置方面，会进一步加大投入力度。此外，预计多芯片及感应器相关需求会增加。

结语

封装对于提升芯片整体性能越来越重要，随着先进封装朝着小型化和集成化的方向发展，技术壁垒不断提高。未来，先进封装市场规模有望快速提升，技术领先的龙头厂商则会享受最大红利。

文章来源： 半导体行业观察， 半导体圈子