磁畴壁器件作为一种有前途的超越CMOS器件概念的功能扩展器件，引起了人们的广泛关注。基于自旋电子学的技术可以提供一个逻辑和内存可以连接的平台，同时也为内存中的逻辑计算带来了希望。

在这篇文章中，Eline Raymenants、Van Dai Nguyen和Inge Asselberghs提出了一个独特的设备概念，它提供了完全的电气控制，从而克服了制造CMOS兼容的纳米级域壁设备的实际障碍。

他们的工作在2021年邀请的IEDM论文中进行了回顾，这为实现工业相关的复杂域壁逻辑电路提供了额外的展望。

磁性域壁器件在逻辑和存储器应用中的前景

当半导体行业继续推动摩尔定律进入下一个十年时，世界各地的研究机构和学术界都在探索超越尺寸扩展的方法，以便在每一面积上装载更多的功能。功能扩展的一个有希望的方法是域壁设备：一种在磁域中编码信息的设备。具有不同磁化程度（表示为 "1 "或 "0"）的相邻磁畴被磁畴壁隔开。读取和写入这些磁畴以及将磁畴壁从输入端传送到输出端的能力为构建逻辑和存储器件提供了一个有趣的基础。

逻辑应用的一个先决条件是能够在输入和输出之间以及在不同的逻辑门之间以非常高的速度传输信息。这需要域壁在磁性材料的轨道内快速运动。在这种条件下，它们可以被用作多数门设备甚至更复杂的逻辑电路的构建块。多数门是一种 "民主 "设备，如果其50%以上的输入为真，则返回 "真"（或 "1"）。在其最简单的实现中，它们使用三个输入和一个输出。

在存储器的背景下，域壁器件早先被提议作为赛道存储器的推动者--一种非易失性存储器的概念，其中域壁通过一个磁道走向选定数量的写和读元素。这些存储器有可能达到极高的密度，这一指标现在完全由用于磁道的材料决定。

因此，拥有一个逻辑和内存都可以连接的平台（沿着同一磁道）提供了一种超越传统冯-诺依曼架构的方法，在这种架构中，数据存储和计算是物理分离的。这意味着该技术对神经形态的内存计算也是有希望的。

图2：用于域壁设备电气控制的混合自由层设计和IMEC的域壁设备的TEM图像，其中有两个MTJ用于写入和读取。MTJ实现了一个混合自由层，其中一层用于写入和读取，另一层用于支持SOT的域壁传输。资料来源：IMEC

挑战：全电气化的读写概念

将磁畴壁器件用于逻辑和存储器应用的想法可以追溯到几十年前。自旋电子学专家已经从理论上和实验室中探索了不同的设备概念。然而，他们的工作主要集中在探索不同材料中的机制，以实现高效和快速的域壁运动。同时，在更新纳米尺度上电读和电写畴壁的方法方面，创新较少。他们主要依靠使用外部磁场进行写入，以及使用磁成像技术进行读取。

当目标是可扩展的、与CMOS兼容的逻辑和存储器设备时，纳米级域设备的完全电气控制是至关重要的。一个有吸引力的方法是使用磁隧道结（MTJs）进行电气读写。在磁随机存取存储器（MRAM）技术发展的背景下，MTJs已经被密集地研究和优化了。它们由夹在磁性固定层和磁性自由层之间的薄电介质层（MgO）组成。MRAM的自旋转移扭矩（STT）变体使用电流来切换自由层（通常是铁磁CoFeB）的磁化。读取是通过测量MTJ的隧道磁阻来进行的，方法是让电流通过该结。

尽管传统的STT-MRAM材料堆在读和写方面非常出色，但对实际的域壁器件操作构成了严重限制。在铁磁性的CoFeB中，域壁的速度太低，无法适用于逻辑应用。此外，在MTJ "柱子 "制造过程中的蚀刻图案步骤方面仍然存在挑战。CoFeB层非常容易受到蚀刻损伤，这将进一步阻碍磁畴壁在轨道内的传输。

Imec的方法：带有混合自由层的MTJ堆栈

Imec已经克服了实际实现域壁器件的挑战，提供了一套完整的组件，用于电气化读、写和传输信息，并建立与工业相关的器件。关键的创新是混合自由层的设计：在传统的MTJ堆栈中加入了专门用于域壁传输的第二个自由层。这种新的设计同时利用了MTJ技术的发展（用于高效的读写操作）和传输材料的优化（用于快速的域壁运动）。

第一个自由层（CoFeB）用于通过STT有效地写入域，域壁也被注入到第二个自由 "传输 "层。该层可以是铁磁体或反铁磁体（如Pt/Co/Ru/Co）。在自由层之间有一个额外的间隔物，使得两层之间能够进行有效的铁磁耦合。然后，在自旋轨道力矩（SOT）的驱动下，域壁沿着共享轨道高速移动。在输出端（读数）的检测是通过可靠的隧道磁阻实现的。

图3：通过在一个十字形纳米设备中的电读出（TMR）、微电磁模拟和微观设备中的磁成像技术观察到的扇出操作演示。资料来源：IMEC

这种新的全电概念也允许克服与MTJ蚀刻图案步骤有关的关键集成挑战。即使第一层被图案化步骤损坏，域壁仍然可以在底部传输层内移动，而底部传输层对蚀刻步骤有更大的屏蔽作用。此外，这些器件是在imec的300毫米晶圆设施中制造的，使用了MRAM技术的标准工艺--这在很大程度上促进了该技术的工业应用。

在2020年IEDM上，imec团队展示了将这些磁畴壁器件用于逻辑应用的第一个概念证明。几个MTJ，作为逻辑输入，被配置为简单的AND和OR逻辑门的输入。

这些最近的发展在2021年IEDM邀请的论文 "磁畴壁：从物理学到设备 "中进行了回顾，E. Raymenants等人在《自然电子学》的论文 "具有磁隧道结读写功能的纳米域壁设备 "中也描述了关键结果。

展望：争取实现全功能的、真实世界的逻辑、内存和逻辑内存电路

在磁域壁器件被引入商业产品之前，还有很长的路要走。2021年的IEDM论文描述了该团队在构建更复杂的超越CMOS的逻辑电路方面迈出的第一步。在这项研究中，上面介绍的基本构件在更复杂的逻辑几何中实现，以了解更多关于这些结构中的域壁运动。这种几何形状的一个例子是自旋扭矩多数门（STMG）的实现，由三个输入MTJ和一个输出MTJ组成。这四个MTJ共享一个十字形的域壁轨道。该团队不仅可以证明轨道内的域壁运动（与磁成像的观察结果一致），他们还可以证明这种设计可以实现扇出操作。扇出操作意味着一个或多个逻辑门的输出信号可以作为相邻门的输入信号--这是逻辑电路操作的关键要求。

计划进行更多的研究，以便为全功能的高密度赛马场存储器做准备。在未来，还需要开发基于域壁的逻辑存储设备的新架构和算法。

在2021年的IEDM上，imec回顾了其在磁畴壁设备方面的工作，这些设备打算用于逻辑和存储器的功能扩展，以及用于神经形态计算。展示了MTJ内的新型自由层设计，以克服最先进的磁畴壁器件的实际限制。在更复杂的逻辑电路中实现这些器件的初步研究看起来很有希望，为超越CMOS逻辑应用的高能效自旋电子器件铺平了道路。